前的GPS導航應用很成熟，精度也比較高，但在地下停車場等室內地方，GPS信號非常微弱，無法對車進行導航，同時當前的地下停車場沒有很好地智能化。為避免車主盲目尋找車位，方便車主在盡可能短的時間內尋找到車位，設計并制作基于nanoPAN5375的語音導航系統。系統由4個nanoPAN5375模塊、2個CC1101模塊、超聲波模塊與isd1700模塊構成。以STM32F103微控制器為核心芯片，使用nanoPAN5375模塊進行無線定位，CC1101模塊傳輸超聲波模塊采集到的車位信息，語音模塊isd1700進行語音導航，軟件采用三邊質心算法和卡爾曼濾波算法。實驗表明，在邊長為6米的等邊三角形內，x坐標的平均誤差為0.42米，y坐標的平均誤差為0.42米；系統在邊長為12米的等邊三角形內實現過較為精確的語音導航。
上傳時間： 2013-11-24
上傳用戶：zhang97080564
系統是以TI公司的低功耗微控制器MSP430F149為核心，基于CCD傳感器OV7670對點光源所在平面進行采樣，利用微控制器將圖像信息存儲并進行簡單的圖像處理，顯示在液晶上，再通過無線傳輸系統將信息反饋到追蹤臺上，步進電機在細分器的驅動下自動控制追蹤臺進行X/Y方向移動，以達到動態追蹤點光源的目的。經過實際的測試和分析，CCD傳感器采集信息準確，伺服控制系統運動精準，最終證實了系統的有效性和可行性。
上傳時間： 2014-12-29
上傳用戶：aeiouetla
ADXL345的詳細介紹資料 本模塊使用說明書。 本壓縮文件能夠利用角度傳感器對x，y，z三方的加速度值，角度值進行測量，并集成了1602對其進行顯示。 為了便于使用，我們分別將模塊單獨化，如果您有使用的意向，可以單獨摘出 angle.c 引入到您自己新建的工程中。 關于angle.c文件的內部函數使用說明。 首先為了便于使用和方便引用我們對內部函數進行了高度集成化，您在引入angle.c后直接在您的主程序中調用 dis_data();函數，可完成ADXL345芯片的測量數據， 測量數據說明： char as_Xjiasu[6],as_Yjiasu[6],as_Zjiasu[6]; //定義3軸靜態重力加速度值的ASCII碼值 unsigned char as_Xangel[4],as_Yangel[4],as_Zangel[4]; //定義3軸角度值的ASCII碼值 as_Xjiasu[x]數組里邊我們為了您的使用直接將 加速度值轉換成了 能夠直接顯示到 1602上的ASCII碼值，同理as_Xangel 真實數據存放說明。 float jiasu_xyz[3]; angel_xyz[3]; //存放X,Y,Z 軸的靜態重力加速度，角度值 存放了 加速度和角度的真實值（未經轉換成ASCII碼的數據）--本數據可以用于其他用途，直接參與MCU內部運算等。
上傳時間： 2013-11-17
上傳用戶：wpwpwlxwlx
設計了一種新型結構的體硅工藝梳齒電容式加速度計,該設計采用2個檢測質量塊,分別檢測水平方向和垂直方向的加速度。x,y水平方向不對稱梳齒的設計,消除了z軸對水平軸向加速度的干擾,同時z軸支撐梁的設計,解決了水平軸向對z軸的干擾。
上傳時間： 2013-10-13
上傳用戶：1142895891
Visual Assist X 10.6.1822.0（VC6.0智能插件）
上傳時間： 2013-12-15
上傳用戶：ysystc670
首先利用直方圖調整技術對原始圖像進行灰度值調整,然后通過整數小波變換獲得原始圖像的高頻子帶,并基于JND模型計算小波系數的恰可失真門限,最后利用擴頻水印技術將由元胞自動機變換加密后的水印圖像嵌入到原始圖像中。
上傳時間： 2013-10-15
上傳用戶：w50403
SDH傳輸系統光接口 SDH光接口的分類及應用代碼 應用代碼的表達方式：X-Y.Z，如：V-64.2、S-64.1
上傳時間： 2013-11-22
上傳用戶：非洲之星
MATLAB5[x]入門與提高.
標簽： MATLAB5
上傳時間： 2014-01-25
上傳用戶：fairy0212
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-21
上傳用戶：wxqman
有時候，做元件封裝的時候，做得不是按中心設置為原點（不提倡這種做法），所以制成之后導出來的坐標圖和直接提供給貼片廠的要求相差比較大。比如，以元件的某一個pin 腳作為元件的原點，明顯就有問題，直接修改封裝的話，PCB又的重新調整。所以想到一個方法：把每個元件所有的管腳的X坐標和Y坐標分別求平均值，就為元件的中心。
上傳時間： 2014-01-09
上傳用戶：xzt
