碼元定時(shí)恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號(hào)本身的抖動(dòng)、錯(cuò)位會(huì)直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐?。尤其?duì)于突發(fā)傳輸系統(tǒng)，快速、精確的定時(shí)同步算法是近年來(lái)研究的一個(gè)焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時(shí)恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來(lái)對(duì)Inmarsat系統(tǒng)的短突發(fā)R信道和長(zhǎng)突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的，由滑動(dòng)平均、閾值判斷和累加求極值組成的快速報(bào)頭時(shí)鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長(zhǎng)突發(fā)形式下的報(bào)頭時(shí)鐘捕獲后還需要對(duì)后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過(guò)程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項(xiàng)目中Inmarsat的長(zhǎng)突發(fā)信道位同步跟蹤。 論文對(duì)兩個(gè)突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過(guò)程，滿足系統(tǒng)要求。
標(biāo)簽： FPGA 海事衛(wèi)星 信號(hào)
上傳時(shí)間： 2013-04-24
上傳用戶：yare
本文對(duì)嵌入硬核的FPGA布線通道寬度分布和改進(jìn)FPGA布局算法進(jìn)行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中，引入了四種架構(gòu)，其布線通道寬度分布函數(shù)分別為均勻、脈沖、高斯和三角分布。通過(guò)修改VPR工具的源代碼，使平臺(tái)適用于具有嵌入硬核的FPGA架構(gòu)，利用MCNC基準(zhǔn)電路來(lái)測(cè)試這四種架構(gòu)的性能。實(shí)驗(yàn)結(jié)果表明：在以網(wǎng)線平均長(zhǎng)度作為指標(biāo)的測(cè)試中，通道寬度均勻分布的架構(gòu)具有更短的布線長(zhǎng)度、更優(yōu)的性能。
上傳時(shí)間： 2013-06-01
上傳用戶：JGR2013
目前，數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域，信號(hào)處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來(lái)廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下： FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理，對(duì)FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲(chǔ)器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ)，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫程序的源代碼。仿真測(cè)試結(jié)果表明，此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：362279997
H.264/AVC是由國(guó)際電信聯(lián)合會(huì)的視頻專家組和國(guó)際標(biāo)準(zhǔn)化組織的運(yùn)動(dòng)圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標(biāo)準(zhǔn)。新標(biāo)準(zhǔn)采用了一些先進(jìn)算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性，滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進(jìn)算法包括多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對(duì)整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運(yùn)算，量化可以通過(guò)查表和乘法操作就可以完成，避免了反變換的時(shí)候失配問(wèn)題，沒(méi)有精度損失；去方塊濾波是一種用來(lái)去除低碼率情況下的每個(gè)宏塊的塊效應(yīng)，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實(shí)現(xiàn)兩方面著手，在算法研究方面設(shè)計(jì)了一個(gè)可視化測(cè)試軟件，在硬件實(shí)現(xiàn)方面主要對(duì)整數(shù)變換、量化和去方塊濾波做了研究和實(shí)現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實(shí)現(xiàn)，F(xiàn)PGA可重復(fù)使用，設(shè)計(jì)修改靈活，片內(nèi)資源豐富，具備DSP模塊等優(yōu)勢(shì)。在本論文的目標(biāo)實(shí)現(xiàn)部分模塊FPGA的硬件設(shè)計(jì)，用Verilog完成了關(guān)鍵部分的設(shè)計(jì)。首先簡(jiǎn)要介紹了視頻壓縮基本原理，常用視頻壓縮標(biāo)準(zhǔn)及其特性以及國(guó)內(nèi)外的研究動(dòng)態(tài)，并對(duì)H.264標(biāo)準(zhǔn)基本檔次所涉及的核心技術(shù)進(jìn)行了詳細(xì)介紹，兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上，設(shè)計(jì)了基于H.264編解碼的可視化軟件平臺(tái)。然后詳細(xì)介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計(jì)和實(shí)現(xiàn)，并在Altera的軟件和開(kāi)發(fā)板上進(jìn)行了仿真驗(yàn)證；對(duì)去方塊濾波算法做了軟件研究測(cè)試，并給出了一種改進(jìn)的硬件整體結(jié)構(gòu)設(shè)計(jì)。最后，對(duì)全文工作進(jìn)行了總結(jié)和對(duì)未來(lái)研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關(guān)文獻(xiàn)，熟悉H.264.標(biāo)準(zhǔn)及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺(tái)設(shè)計(jì)。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計(jì)與驗(yàn)證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：lanjisu111
隨著科學(xué)技術(shù)的發(fā)展，指紋識(shí)別技術(shù)被廣泛應(yīng)用到各種不同的領(lǐng)域。對(duì)于一般的指紋識(shí)別系統(tǒng)，其設(shè)計(jì)要求具有很高的實(shí)時(shí)性和易用性，因此識(shí)別算法應(yīng)該具有較低的復(fù)雜度，較快的運(yùn)算速度，從而滿足實(shí)時(shí)性的要求。所以有必要根據(jù)不同的識(shí)別算法采用不同的實(shí)現(xiàn)平臺(tái)，使得指紋識(shí)別系統(tǒng)具有較高的可靠性、實(shí)時(shí)性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera．公司開(kāi)發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內(nèi)部，與用戶自定義邏輯組建成一個(gè)基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應(yīng)用情況的基礎(chǔ)上，以網(wǎng)絡(luò)技術(shù)、數(shù)據(jù)庫(kù)技術(shù)、指紋識(shí)別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎(chǔ)，提出了一種有效可行的系統(tǒng)架構(gòu)方案。對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法和原理進(jìn)行了深入研究，合理的改進(jìn)了部分指紋識(shí)別算法；同時(shí)為了提高系統(tǒng)的實(shí)時(shí)性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實(shí)現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個(gè)方面： 1、對(duì)指紋圖像預(yù)處理、特征提取和特征匹配算法原理進(jìn)行闡述，同時(shí)改進(jìn)了指紋圖像的細(xì)化算法，提高了算法的性能，并設(shè)計(jì)了一套實(shí)用的指紋特征數(shù)據(jù)結(jié)構(gòu)； 2、針對(duì)指紋圖像預(yù)處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向?yàn)V波，采用基于FPGA的硬件電路的方式實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，在保證系統(tǒng)誤識(shí)率較低、可靠性高的基礎(chǔ)上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識(shí)別方法，提出采用多枚指紋唯一標(biāo)識(shí)身份，大大降低了識(shí)別系統(tǒng)的誤識(shí)率； 4、改進(jìn)了傳統(tǒng)的基于三角形匹配中獲取基準(zhǔn)點(diǎn)的方法，同時(shí)結(jié)合可變界限盒思想進(jìn)行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫(kù)技術(shù)和網(wǎng)絡(luò)技術(shù)，開(kāi)發(fā)了后臺(tái)指紋特征匹配服務(wù)系統(tǒng)，實(shí)現(xiàn)了嵌入式指紋識(shí)別系統(tǒng)同數(shù)據(jù)庫(kù)的實(shí)時(shí)信息交換。 實(shí)驗(yàn)結(jié)果表明，本文所提出的系統(tǒng)構(gòu)架方案有效可行，基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、擴(kuò)展性等方面具有獨(dú)特的優(yōu)勢(shì)，擁有廣闊的發(fā)展前景。
上傳時(shí)間： 2013-08-04
上傳用戶：laozhanshi111
H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項(xiàng)新的視頻壓縮技術(shù)標(biāo)準(zhǔn)，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點(diǎn)。在同樣的視覺(jué)質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價(jià)是計(jì)算復(fù)雜度的增加，據(jù)估計(jì)其編碼的計(jì)算復(fù)雜度大約為H.263的3倍，因此很難應(yīng)用于實(shí)時(shí)視頻處理領(lǐng)域。針對(duì)這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計(jì)算復(fù)雜度和提高運(yùn)行效率。比如在運(yùn)動(dòng)估計(jì)方面，國(guó)內(nèi)外在這方面的研究已經(jīng)很成熟。而針對(duì)幀內(nèi)/幀間預(yù)測(cè)編碼的研究卻較少。因此研究預(yù)測(cè)模式的快速算法具有理論意義和應(yīng)用價(jià)值。 本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點(diǎn)基礎(chǔ)上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術(shù)的原理及特點(diǎn)，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過(guò)結(jié)合SAD的模式選擇方法來(lái)減少模式選擇數(shù)目。它采用了Sobel梯度算子計(jì)算當(dāng)前塊的邊緣信息，累加當(dāng)前塊中屬于同一方向像素點(diǎn)的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預(yù)測(cè)模式。該算法有效降低了編碼器的運(yùn)算復(fù)雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。 另外在幀間預(yù)測(cè)模式選擇算法方面進(jìn)行了改進(jìn)研究：按順序?qū)Σ煌愋瓦M(jìn)行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時(shí)，結(jié)合小塊模式搜索中途停止準(zhǔn)則來(lái)確定最優(yōu)模式。仿真表明：改進(jìn)算法相對(duì)與原來(lái)算法能夠節(jié)省很多的編碼時(shí)間（平均下降了49.3％），但帶來(lái)的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時(shí)在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對(duì)4×4點(diǎn)數(shù)據(jù)做一次變換，只需通過(guò)8×8次加法和2×8次移位運(yùn)算便可完成，與原來(lái)12×8次加法和4×8次移位相比，新算法大大降低了運(yùn)算復(fù)雜度。 最后介紹FPGA的特點(diǎn)及設(shè)計(jì)流程，并實(shí)現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實(shí)現(xiàn)的H.264編碼視頻處理模塊設(shè)計(jì)具備了成本低，周期短，設(shè)計(jì)方法靈活等優(yōu)點(diǎn)，具有廣闊的市場(chǎng)應(yīng)用前景。 仿真表明，通過(guò)使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺(tái)上實(shí)現(xiàn)實(shí)時(shí)編碼。
上傳時(shí)間： 2013-07-18
上傳用戶：zukfu
在當(dāng)今的廣播系統(tǒng)中，絕大部分的視頻信號(hào)是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會(huì)引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫面的視覺(jué)效果，去隔行技術(shù)應(yīng)運(yùn)而生。同時(shí)，視頻信號(hào)本身的低幀頻也會(huì)導(dǎo)致行抖動(dòng)、線爬行以及大面積閃爍等視覺(jué)效果上的缺陷。增加掃描頻率會(huì)把這些視覺(jué)缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應(yīng)不同顯示終端以及對(duì)圖像大小變化的要求就必須對(duì)原始信號(hào)分辨率即每幀行數(shù)和每行像素?cái)?shù)進(jìn)行變換。因此去隔行、幀頻轉(zhuǎn)換、分辨率變換成為視頻格式轉(zhuǎn)換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術(shù)和EDA技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過(guò)用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開(kāi)發(fā)平臺(tái)，經(jīng)過(guò)設(shè)計(jì)輸入、仿真、測(cè)試和校驗(yàn)，直到達(dá)到預(yù)期的結(jié)果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。另外采用FPGA器件可以將原來(lái)的電路板級(jí)產(chǎn)品集成芯片級(jí)產(chǎn)品，從而降低了功耗，提高了可靠性，同時(shí)還可以很方便的對(duì)設(shè)計(jì)進(jìn)行在線修改。 該文在介紹了視頻格式轉(zhuǎn)換中的主要算法后，重點(diǎn)對(duì)去隔行、幀頻轉(zhuǎn)換、分辨率變換的FPGA綜合實(shí)現(xiàn)方案進(jìn)行了由簡(jiǎn)單到復(fù)雜的深入研究，分別給出了最簡(jiǎn)解決方案、基于非線性算法的解決方案和基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案。最簡(jiǎn)解決方案利用線性算法將去隔行，幀頻轉(zhuǎn)換，分辨率變換三項(xiàng)處理同時(shí)實(shí)現(xiàn)，達(dá)到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求，是后續(xù)復(fù)雜方案的基礎(chǔ)。其中去隔行采用場(chǎng)合并方式，幀頻轉(zhuǎn)換采用幀重復(fù)方式，分辨率變換采用均勻插值方式?；诜蔷€性算法的解決方案中加入了對(duì)靜止區(qū)域的判斷，靜止區(qū)域的輸出像素值直接選用相應(yīng)位置的已存輸入數(shù)據(jù)，非靜止區(qū)域的輸出像素值通過(guò)對(duì)已存輸入數(shù)據(jù)進(jìn)行非線性運(yùn)算得出。基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案在對(duì)靜止區(qū)域進(jìn)行判斷和處理的基礎(chǔ)上，對(duì)欲生成的變頻后的場(chǎng)間插值幀進(jìn)行運(yùn)動(dòng)估計(jì)，根據(jù)運(yùn)動(dòng)矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場(chǎng)間相應(yīng)時(shí)間位置上的插值幀輸出數(shù)據(jù)，該方案采用了自定義的前后向塊匹配運(yùn)動(dòng)估計(jì)方式，通過(guò)對(duì)三步搜索算法的高效實(shí)現(xiàn)，將SAD 值進(jìn)行比較得出運(yùn)動(dòng)矢量。
標(biāo)簽： FPGA 視頻格式轉(zhuǎn)換 算法研究
上傳時(shí)間： 2013-07-19
上傳用戶：米卡
隨著移動(dòng)終端、多媒體、通信、圖像掃描技術(shù)的發(fā)展，圖像應(yīng)用日益廣泛，壓縮編碼技術(shù)對(duì)圖像處理中大量數(shù)據(jù)的存儲(chǔ)和傳輸至關(guān)重要。同時(shí)， FPGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)圖像壓縮已成為一種必然趨勢(shì)。JPEG靜態(tài)圖像壓縮標(biāo)準(zhǔn)應(yīng)用非常廣泛，是圖像壓縮中主要的標(biāo)準(zhǔn)之一。研究JPEG圖像壓縮在FPGA上的實(shí)現(xiàn)，具有廣闊的應(yīng)用背景。 論文從實(shí)際工程應(yīng)用出發(fā)，通過(guò)設(shè)計(jì)圖像壓縮的IP核，完成JPEG壓縮算法在FPGA上的實(shí)現(xiàn)。首先闡述JPEG基本模式的壓縮編碼的標(biāo)準(zhǔn)，然后在設(shè)計(jì)規(guī)劃過(guò)程中，采用SOC的設(shè)計(jì)思想，給出整個(gè)系統(tǒng)的內(nèi)部結(jié)構(gòu)、層次劃分，對(duì)各個(gè)模塊的HDL實(shí)現(xiàn)進(jìn)行詳細(xì)的描述，最后完成整體驗(yàn)證。方案采用了IP核復(fù)用的設(shè)計(jì)技術(shù)，基于Xilinx公司本身的IP核，進(jìn)行了再次開(kāi)發(fā)。在研究JPEG標(biāo)準(zhǔn)的核心算法DCT的基礎(chǔ)上，加以改進(jìn)，設(shè)計(jì)了適合器件結(jié)構(gòu)的基于DA算法的DCT變換的IP核。通過(guò)結(jié)構(gòu)和算法的優(yōu)化，提高了速度，減少占用過(guò)多的片內(nèi)資源。 設(shè)計(jì)基于Xilinx的Virtex- II系列的FPGA的硬件平臺(tái),在ISE7.1中編譯綜合，最后通過(guò)Modelsim仿真驗(yàn)證。分辨率為352×288大小的源圖像，在不同的壓縮等級(jí)設(shè)置下，均測(cè)試通過(guò)。仿真驗(yàn)證的結(jié)果表明：基于FPGA的JPEG壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運(yùn)行，設(shè)計(jì)在速度和資源利用率方面達(dá)到了較優(yōu)的狀態(tài)，能夠滿足一般圖像壓縮的要求。 整個(gè)設(shè)計(jì)可以作為單獨(dú)的JPEG編碼芯片也可以作為IP核添加到其他系統(tǒng)中去，具有一定的使用價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：nairui21
，針對(duì)目前太陽(yáng)能充電控制器對(duì)蓄電池的 保護(hù)不夠充分，蓄電池的壽命縮短這種情況，研究確定了一種基于單片機(jī)Atmega48 的太陽(yáng)能充電控制器的方案，在太陽(yáng)能對(duì)蓄電池的充電方式、控制器的功能要求 和實(shí)際應(yīng)用方面做了分析
標(biāo)簽： 太陽(yáng)能充電控制器
上傳時(shí)間： 2013-04-24
上傳用戶：ls530720646
入研究有源濾波器各種理論的基礎(chǔ)上，綜合比較各個(gè)部分的設(shè)計(jì) 方法，對(duì)一臺(tái)有源電力濾波器各部分電路進(jìn)行了設(shè)計(jì)，并對(duì)有源電力濾波器補(bǔ) 償電流成份的計(jì)算電路使用MATLAB工具軟件進(jìn)行了模擬。
標(biāo)簽： DSP 有源電力濾波器 數(shù)字控制
上傳時(shí)間： 2013-06-27
上傳用戶：ziyu_job1234
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
