數(shù)字信號處理是信息科學中近幾十年來發(fā)展最為迅速的學科之一。常用的實現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現(xiàn)能力強、速度快、設計靈活性好等眾多優(yōu)點，尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領域，經(jīng)常需要對多路信號進行采集和實時處理，為解決這一問題，本文設計了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號處理系統(tǒng)的組成和數(shù)字信號處理的優(yōu)點，然后通過FFT算法的比較選擇和硬件實現(xiàn)方案的比較選擇，進行總體方案的設計。在硬件方面，特別討論了信號調理模塊、模數(shù)轉換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現(xiàn)方法。信號處理單元的設計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設計了時鐘產生模塊、數(shù)據(jù)滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設計，并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證，達到技術指標要求。
標簽：
同步數(shù)據(jù)采集
處理系統(tǒng)
上傳時間：
2013-07-07
上傳用戶：小火車啦啦啦
