先入先出緩沖存儲器
先入先出緩沖存儲器,采用verilog hdl...
先入先出緩沖存儲器,采用verilog hdl...
串口或其他存儲器存儲、傳遞數(shù)據(jù)的緩沖隊列...
存儲器技術(shù).doc 計算機的主存儲器(Main Memory),又稱為內(nèi)部存儲器,簡稱為內(nèi)存。內(nèi)存實質(zhì)上是一組或多組具備數(shù)據(jù)輸入輸出和數(shù)據(jù)存儲功能的集成電路。內(nèi)存的主要作用是用來存放計算機系統(tǒng)執(zhí)行時所需要的數(shù)據(jù),存放各種輸入、輸出數(shù)據(jù)和中間計算結(jié)果,以及與外部存儲器交換信息時作為緩沖用。由于CPU只...
Lwip協(xié)議棧的設計與實現(xiàn) LWIP是TCP/IP協(xié)議棧的一種實現(xiàn)。LWIP的主要目的是減少存儲器利用量和代碼尺寸,使 LWIP適合應用于小的、資源有限的處理器如嵌入式系統(tǒng)。為了減少處理器和存儲器要求,lwIP可以通過不需任何數(shù)據(jù)拷貝的API進行裁減。 本文敘述了lwIP的設計與實現(xiàn)。敘述了協(xié)...
PDIUSBD12 是一款帶有并行總線和局部DMA傳輸能力的高速USB 接口器件固件設計的目標就是 使PDIUSBD12 在USB 上達到最大的傳輸速率外圍設備例如打印機掃描儀外部的海量存儲器和數(shù)碼 相機都可使用PDIUSBD12 在USB 上傳輸數(shù)據(jù)這些設備的CPU 要忙于處理許多設備控制和數(shù)...