色婷婷av一区二区,自拍一区在线观看,欧美区一区二区

自組織映射

基于FPGA和PCI接口圖像采集壓縮卡

隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大，實(shí)時處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場可編程門陣列)的特點(diǎn)使其在圖像采集和處理方面的應(yīng)用顯得更加經(jīng)濟(jì)、靈活、方便。本文設(shè)計了一種以FPGA為工作核心，并實(shí)現(xiàn)了PCI接口的圖像采集壓縮系統(tǒng)。整個系統(tǒng)采用了自頂向下的設(shè)計方案，先把系統(tǒng)分成了三大塊，即圖像采集、PCI接口和圖像壓縮，然后分別設(shè)計各個大模塊中的子模塊。首先，利用FPGA對專用視頻轉(zhuǎn)換器SAA7111A進(jìn)行控制，因?yàn)镾AA7111A是采用IC總線模塊，從而完成了對SAA7111A的控制，并通過設(shè)計圖像采集模塊、讀/寫數(shù)據(jù)模塊、總線管理模塊等，實(shí)現(xiàn)把標(biāo)準(zhǔn)的模擬視頻信號轉(zhuǎn)換成數(shù)字視頻信號并采集的功能。其次，在了解PCI規(guī)范的前提下，深入地分析了PCI時序和地址配置空間等，設(shè)計了簡化邏輯的狀態(tài)機(jī)，并用VHDL硬件描述語言設(shè)計了程序，完成了簡化邏輯的PCI接口設(shè)計在FPGA芯片內(nèi)部的實(shí)現(xiàn)，達(dá)到了一33MHz、32位數(shù)據(jù)寬度、支持猝發(fā)傳輸?shù)腜CI從設(shè)備模塊的接口功能，與傳統(tǒng)的使用PCI專用接口芯片來實(shí)現(xiàn)的PCI接口比較來看，更加節(jié)約了系統(tǒng)的邏輯資源，降低了成本，增加了設(shè)計的靈活性。再次，設(shè)計了WINDOWS下對PCI接口的驅(qū)動程序。驅(qū)動程序可以選擇不同的方法來完成，當(dāng)然每個方法都有自己的特點(diǎn)，對幾種主要設(shè)計驅(qū)動程序的方法作以比較之后，本文選擇了使用DRIVER WORKS工具來完成。通過對配置空間的設(shè)計、系統(tǒng)端口和內(nèi)存映射的設(shè)計、中斷服務(wù)的設(shè)計等，用VC++語言編寫了驅(qū)動程序。最后，考慮到增加系統(tǒng)的實(shí)用性和完備性，還填加設(shè)計了圖像的壓縮部分。這部分需要完成的工作是在上述系統(tǒng)完成后，再額外地把采集來的視頻數(shù)據(jù)通過另一路數(shù)據(jù)通道按照一定的格式壓縮后存儲到硬盤中。本系統(tǒng)中，這部分設(shè)計是利用Altera公司提供的IP核來完成壓縮的，同時還用VHDL語言在FPGA上設(shè)計了IDE硬盤接口，使壓縮后的數(shù)據(jù)存儲到硬盤中。

標(biāo)簽： FPGA PCI 接口圖像采集

上傳時間： 2013-06-01

上傳用戶：程嬰sky
自適應(yīng)濾波器算法設(shè)計及其FPGA實(shí)現(xiàn)

自適應(yīng)濾波器是智能天線技術(shù)中核心部分-自適應(yīng)波束成形器的關(guān)鍵技術(shù)，算法的高效穩(wěn)定性及硬件時鐘速率的快慢是判斷波束成形器性能優(yōu)劣的主要標(biāo)準(zhǔn)。首先選取工程領(lǐng)域最常用的自適應(yīng)橫向LMS濾波算法作為研究對象，提出了利用最小均方誤差意義下自適應(yīng)濾波器的輸出信號與主通道噪聲信號的等效關(guān)系，得到濾波器最佳自適應(yīng)參數(shù)的方法。并分析了在平穩(wěn)和非平穩(wěn)環(huán)境噪聲下，濾波器的收斂速度、權(quán)系數(shù)穩(wěn)定性、跟蹤輸入信號的能力和信噪比的改善等特性。在分析梯度自適應(yīng)格型算法的基礎(chǔ)上，提出利用最佳反射系數(shù)的收斂性和穩(wěn)定性，得到了梯度自適應(yīng)格型濾波器的定步長改進(jìn)方法；并以改進(jìn)的梯度自適應(yīng)格型和線性組合器組成梯度自適應(yīng)格型聯(lián)合處理算法，在同樣環(huán)境噪聲下，相比自適應(yīng)橫向LMS算法，其各項(xiàng)性能指標(biāo)都得到了極大地改善，而且有利于節(jié)省硬件資源。設(shè)計了自適應(yīng)橫向LMS濾波器和梯度自適應(yīng)格型聯(lián)合處理濾波器的電路模型，并用馳豫超前技術(shù)對兩類濾波器進(jìn)行了流水線優(yōu)化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具，完成了濾波器的FPGA硬件設(shè)計與仿真實(shí)現(xiàn)。并以FPGA實(shí)現(xiàn)的3節(jié)梯度自適應(yīng)格型聯(lián)合處理器為核心，設(shè)計了一種TD-SCDMA系統(tǒng)的自適應(yīng)波束成形器，分析表明可以很好地利用系統(tǒng)提供的參考信號對下行波束進(jìn)行自適應(yīng)成形。

標(biāo)簽： FPGA 自適應(yīng)濾波器算法設(shè)計

上傳時間： 2013-07-16

上傳用戶：xyipie
改進(jìn)的圖像自嵌入水印算法及其MATLAB實(shí)現(xiàn)

提出通過對分塊圖像的DCT 系數(shù)進(jìn)行動態(tài)范圍壓縮來改進(jìn)傳統(tǒng)的基于DCT 變換的圖像自嵌入水印算法，并結(jié)合灰度變換函數(shù)與JPEG 標(biāo)準(zhǔn)量化表重新設(shè)計了DCT 系數(shù)碼長分配表，大幅度提升了量化過程保留的圖

標(biāo)簽： MATLAB 圖像水印算法

上傳時間： 2013-07-28

上傳用戶：小鵬
實(shí)時三維信息獲取系統(tǒng)

三維彩色信息獲取系統(tǒng)目的是獲取對象的三維空間坐標(biāo)和顏色信息。它是計算機(jī)視覺研究的重要內(nèi)容，也是當(dāng)前信息科學(xué)研究中的一個重要熱點(diǎn)。本文首先介紹了三維信息獲取技術(shù)的意義和實(shí)時可重構(gòu)三維激光彩色信息獲取系統(tǒng)總體方案。該方案合理劃分了系統(tǒng)的圖像處理任務(wù)，充分地利用了擁有的硬、軟件資源。闡述了基于FPGA處理器的硬件系統(tǒng)結(jié)構(gòu)及其工作原理和系統(tǒng)工作時序。本文還研究了圖像處理系統(tǒng)中的數(shù)字邏輯設(shè)計，總結(jié)出了較完整、規(guī)范化的設(shè)計流程和方法，介紹了從圖像處理算法到可編程邏輯器件的規(guī)范化映射方法，總結(jié)了在視頻系統(tǒng)中的高級設(shè)計技巧，包括并行流水線技術(shù)和循環(huán)結(jié)構(gòu)的硬件實(shí)現(xiàn)方式等。為了說明提出的設(shè)計方法，本文分析了基于自適應(yīng)閾值的結(jié)構(gòu)光條紋中心的方向模板快速檢測算法的硬件實(shí)現(xiàn)。該算法是把自適應(yīng)閾值法與可變方向模板法相結(jié)合，具有穩(wěn)定性好、精度高、計算簡單、數(shù)據(jù)存儲量小、實(shí)現(xiàn)速度快的特點(diǎn)，此外，該方法有利于硬件快速實(shí)現(xiàn)。實(shí)踐證明這種方法是實(shí)用的、有效的。本文的重點(diǎn)在于研制了具有完全自主知識產(chǎn)權(quán)的實(shí)時可重構(gòu)三維激光彩色信息獲取系統(tǒng)中視頻圖像處理專用集成電路。該集成電路是實(shí)現(xiàn)系統(tǒng)快速算法的核心，使用現(xiàn)場可編程器FPGA器件EPlK50實(shí)現(xiàn)提取激光線、提取人頭輪廓線和提取中心顏色線算法；該集成電路還要實(shí)現(xiàn)系統(tǒng)所需的控制邏輯。控制部分包括將視頻采集輸出端口信號轉(zhuǎn)化為RGB真彩色信號的數(shù)據(jù)鎖存模塊、各FIFO緩存器的輸入輸出控制模塊和系統(tǒng)需要的其它信號控制模塊。提出提取輪廓線快速算法，即由FPGA處理器與主機(jī)交互式共同快速完成提取人頭正側(cè)影輪廓線算法。該專用集成電路研制是整個實(shí)時可重構(gòu)三維激光彩色信息獲取系統(tǒng)實(shí)現(xiàn)的關(guān)鍵。

標(biāo)簽：

上傳時間： 2013-07-23

上傳用戶：lguotao
紋理映射算法研究與FPGA實(shí)現(xiàn)

紋理映射在計算機(jī)圖形計算中屬于光柵化階段，處理的是像素，主要的特點(diǎn)是數(shù)據(jù)的吞吐量大，對實(shí)時系統(tǒng)來說轉(zhuǎn)換的速度是一個關(guān)鍵的因素，人們尋求各種加速算法來提高運(yùn)算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或?qū)Ｓ糜布ｋS著數(shù)字技術(shù)的發(fā)展，尤其是可編程邏輯門陣列(FPGAs)的發(fā)展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展，當(dāng)前的FPGA芯片已經(jīng)能夠運(yùn)算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，F(xiàn)PGA芯片非常適合這項(xiàng)工作。本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法，改進(jìn)了MIPmapping映射細(xì)化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關(guān)性。詳細(xì)內(nèi)容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實(shí)現(xiàn)方案，該方案針對移動設(shè)備對功耗和面積的要求，以及分辨率不高的特點(diǎn)，在參數(shù)空間到紋理地址的計算中用定點(diǎn)數(shù)來實(shí)現(xiàn)。詳細(xì)內(nèi)容請閱讀第四章。 3、實(shí)現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路，及紋理濾波電路的FPGA設(shè)計，并給出設(shè)計的綜合和仿真結(jié)果。詳細(xì)內(nèi)容請閱讀第五章4、實(shí)現(xiàn)了符合IEEE 754單精度標(biāo)準(zhǔn)的乘法、乘累加及除法運(yùn)算器電路。乘法器采用改進(jìn)型Booth編碼電路以減少部分積數(shù)量，用Wallace對部分積進(jìn)行壓縮；乘累加器采用multiply-add fused算法，對關(guān)鍵路徑進(jìn)行了優(yōu)化；除法器為基于改進(jìn)型泰勒級數(shù)展開的查找表結(jié)構(gòu)實(shí)現(xiàn)，查找表尺寸只有208字節(jié)，電路為固定時延，在電路尺寸、延時及復(fù)雜度方面進(jìn)行了較好的平衡。

標(biāo)簽： FPGA 映射算法研究

上傳時間： 2013-04-24

上傳用戶：yxvideo
自適應(yīng)回波消除器研究及其FPGA實(shí)現(xiàn)

回波消除器廣泛應(yīng)用于公用電話交換網(wǎng)(PSTN)、移動通信系統(tǒng)和視頻電話會議系統(tǒng)等多種語音通信領(lǐng)域。在PSTN系統(tǒng)中，由于線路阻抗不匹配，遠(yuǎn)端語音信號通過混合線圈時產(chǎn)生一定泄漏，一部分信號又傳回遠(yuǎn)端，產(chǎn)生線路回波，回波的存在會嚴(yán)重影響語音通信質(zhì)量。本文主要針對線路回波進(jìn)行研究，設(shè)計并實(shí)現(xiàn)了滿足實(shí)用要求的基于FPGA平臺的回波消除器。首先，對回波產(chǎn)生原理和目前幾種常用回波消除算法進(jìn)行了分析，在研究自適應(yīng)回波消除器的各個模塊，特別是深入分析各種自適應(yīng)濾波算法和雙講檢測算法，綜合考慮各種算法的運(yùn)算復(fù)雜度和性能的情況下，這里采用NLMS算法實(shí)現(xiàn)自適應(yīng)回波消除器。針對傳統(tǒng)雙講檢測算法在近端語音幅度較低情況下容易產(chǎn)生誤判的情況，給出一種基于子帶濾波器組的改進(jìn)雙講檢測算法。本文首先使用C語言實(shí)現(xiàn)回波消除器的各個模塊，其中包括自適應(yīng)濾波器、遠(yuǎn)端檢測、雙講檢測、非線性處理和舒適噪聲產(chǎn)生模塊。經(jīng)過仿真測試，相關(guān)模塊算法能夠有效提高回波消除器性能。在此基礎(chǔ)上，本文使用硬件描述語言Veillog HDL，在QuartusⅡ和ModelSim軟件平臺上實(shí)現(xiàn)各功能模塊，并通過模塊級和系統(tǒng)級功能仿真以及時序仿真驗(yàn)證，最終在現(xiàn)場可編程門陣列(Field Programmable Gate Arrav，F(xiàn)PGA)平臺上實(shí)現(xiàn)回波消除系統(tǒng)。本文詳細(xì)闡述了基于FPGA的設(shè)計流程與設(shè)計方法，并描述了自適應(yīng)濾波器、基于分布式算法FIR濾波器、除法器和有限狀態(tài)機(jī)的設(shè)計過程。根據(jù)ITU-T G.168標(biāo)準(zhǔn)提出的測試要求，本文塒基于FPGA設(shè)計實(shí)現(xiàn)的自適應(yīng)回波消除系統(tǒng)進(jìn)行大量主客觀測試。經(jīng)過測試，各項(xiàng)性能指標(biāo)均達(dá)到或超過G.168標(biāo)準(zhǔn)的要求，具有良好的回波消除效果。

標(biāo)簽： FPGA 回波消除器

上傳時間： 2013-06-18

上傳用戶：qwe1234
OFDM發(fā)射機(jī)系統(tǒng)的FPGA設(shè)計

無線局域網(wǎng)是計算機(jī)網(wǎng)絡(luò)技術(shù)和無線通信技術(shù)相結(jié)合的產(chǎn)物，是利用無線媒介傳輸信息的計算機(jī)網(wǎng)絡(luò)。在無線通信信道中，由于多徑時延不可避免地存在符號間干擾，正交頻分復(fù)用(OFDM)作為一種可以有效對抗符號間干擾(ISI)和提高頻譜利用率的高速傳輸技術(shù)，引起了廣泛關(guān)注。在無線局域網(wǎng)(WLAN)系統(tǒng)中，OFDM調(diào)制技術(shù)已經(jīng)被采用作為其物理層標(biāo)準(zhǔn)，并且公認(rèn)為是下一代無線通信系統(tǒng)中的核心技術(shù)。基于IEEE802.11a的無線局域網(wǎng)標(biāo)準(zhǔn)的物理層采用了OFDM技術(shù)，能有效的對抗多徑信道衰落，達(dá)到54Mbps的速度，而未來而的IEEE802.11n將達(dá)到100Mbps的高速。因此，研發(fā)以O(shè)FDM為核心的原型機(jī)研究非常有必要。本文在深入理解OFDM技術(shù)的同時，結(jié)合相應(yīng)的EDA工具對系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶發(fā)射機(jī)系統(tǒng)的FPGA實(shí)現(xiàn)方案。整個設(shè)計采用目前主流的自頂向下的設(shè)計方法，由總體設(shè)計至詳細(xì)設(shè)計逐步細(xì)化。在系統(tǒng)功能模塊的FPGA實(shí)現(xiàn)過程中，針對Xilinx一款160萬門的Spartan-3E XCS1600E芯片，依照：IEEE802.11a幀格式，對發(fā)射機(jī)系統(tǒng)各個模塊進(jìn)行了詳細(xì)設(shè)計和仿真： (1)訓(xùn)練序列生成模塊，包括長，短訓(xùn)練序列； (2)信令模塊，包括卷積編碼，交織，BPSK調(diào)制映射； (3)數(shù)據(jù)模塊，包括加擾，卷積編碼，刪余，交織，BPSK/QPSK/16QAM/64QAM調(diào)制映射； (4)OFDM處理部分，包括導(dǎo)頻插入，加循環(huán)前綴，IFFT處理； (5)對整個發(fā)射處理部分聯(lián)調(diào)，并給出仿真結(jié)果另外，還完成了接收機(jī)部分模塊的FPGA設(shè)計，并給出了相應(yīng)的頂層結(jié)構(gòu)與仿真波形。最后提出了改進(jìn)和進(jìn)一步開發(fā)的方向。

標(biāo)簽： OFDM FPGA 發(fā)射機(jī)

上傳時間： 2013-04-24

上傳用戶：李彥東
16QAM調(diào)制解調(diào)器設(shè)計與FPGA實(shí)現(xiàn)

本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。論文對16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實(shí)現(xiàn)結(jié)構(gòu)；對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計采用自項(xiàng)向下設(shè)計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實(shí)現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實(shí)測調(diào)試相結(jié)合方法。論文首先對16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級仿真，并對實(shí)現(xiàn)的各模塊的可行性仿真驗(yàn)證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實(shí)現(xiàn)了16QAM調(diào)制器；給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實(shí)現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強(qiáng)型數(shù)字鎖相環(huán)EPLL的實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。

標(biāo)簽： FPGA QAM 16 調(diào)制

上傳時間： 2013-07-29

上傳用戶：hwl453472107
自適應(yīng)環(huán)路濾波器的硬件設(shè)計

基于H.264的自適應(yīng)環(huán)路濾波器的硬件設(shè)計與FPGA驗(yàn)證

標(biāo)簽： 環(huán)路濾波器硬件設(shè)計

上傳時間： 2013-04-24

上傳用戶：372825274
圓陣聲納自適應(yīng)波束形成原理

波束形成模塊是聲納信號處理系統(tǒng)中的核心部分，其作用為在空域上加強(qiáng)來自某一方向的信號，抑制干擾，同時探測目標(biāo)的方位。因此，波束形成模塊的研究在水下探測器、水下武器引信等聲納系統(tǒng)中顯得尤為重要。本文基于陣列波束形成的原理對圓陣自適應(yīng)波束形成展開了比較深入的研究。首先，本文概述了聲納波束形成的研究背景和研究現(xiàn)狀。基于本課題所研究的主動聲納模型，分析了主動聲納信號，提出應(yīng)用復(fù)基帶信號進(jìn)行波束形成的方案；對接收波束形成的原理和方法進(jìn)行了比較詳細(xì)的推導(dǎo)和論述。其次，本文重點(diǎn)對均勻圓形陣列流形的波束形成作了詳細(xì)分析和波束圖函數(shù)推導(dǎo)，并且應(yīng)用MATLAB軟件進(jìn)行了仿真分析。然后對LMS自適應(yīng)算法進(jìn)行了介紹，由對LMS算法的分析推導(dǎo)了DLMS算法，并對LMS算法和DLMS算法進(jìn)行了分析，并將DLMS算法應(yīng)用于均勻圓陣波束形成。仿真結(jié)果表明，基于FIR濾波架構(gòu)的DLMS算法以犧牲部分收斂速度為代價，可獲得高速并行處理能力。DLMS自適應(yīng)波束形成方法能使目標(biāo)方向信號加強(qiáng)，同時將干擾信號零陷。最后，本文介紹了基于FPGA的并行度為2的8陣元DLMS自適應(yīng)波束形成設(shè)計思路以及實(shí)現(xiàn)方法。系統(tǒng)的整體結(jié)構(gòu)采用了并行處理架構(gòu)，而在單個支路采用了流水線技術(shù)。并應(yīng)用硬件描述(VHDL)語言在QuartusⅡ4.0環(huán)境下設(shè)計了各軟件模塊和功能仿真。

標(biāo)簽： 聲納自適應(yīng)波束

上傳時間： 2013-04-24

上傳用戶：moonkoo7

<s id="244we"></s><pre id="244we"></pre>