七天玩轉(zhuǎn)Altera：學(xué)習(xí)FPGA必經(jīng)之路包括基礎(chǔ)篇、時序篇和驗證篇三個部分。
上傳時間： 2013-11-13
上傳用戶：yyyyyyyyyy
5天學(xué)會protel99se的教程
上傳時間： 2014-06-18
上傳用戶：924484786
LMS自適應(yīng)濾波器是一種廣泛使用的數(shù)字信號處理算法，對其實現(xiàn)有多種方法．通過研究其特性的基礎(chǔ)上，提出了在FPGA 中使用軟處理的嵌入式實現(xiàn)方案，文中對實現(xiàn)方式的優(yōu)缺點進(jìn)行了分析，并給出了硬件實現(xiàn)中的有線字長效應(yīng)進(jìn)行了詳細(xì)的分析．
標(biāo)簽： FPGA LMS 自適應(yīng)濾波器
上傳時間： 2015-01-02
上傳用戶：muhongqing
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
針對傳統(tǒng)方法難以整定船載雷達(dá)伺服系統(tǒng)PID參數(shù)的問題，將模糊參數(shù)自整定PID控制技術(shù)應(yīng)用到伺服系統(tǒng)位置回路中，通過仿真實驗表明該方法可以不依賴系統(tǒng)的數(shù)學(xué)模型，而根據(jù)輸入輸出關(guān)系對PID參數(shù)進(jìn)行在線調(diào)整，自動調(diào)整環(huán)路帶寬，調(diào)高系統(tǒng)的動態(tài)性能和穩(wěn)態(tài)性能，具有很強的魯棒性和自適應(yīng)性。
標(biāo)簽： PID 模糊 參數(shù) 中的應(yīng)用
上傳時間： 2013-11-13
上傳用戶：shfanqiwei
自適應(yīng)多速率AMR技術(shù)剖析 自適應(yīng)多速率AMR技術(shù)剖析
標(biāo)簽： AMR 自適應(yīng)多速率
上傳時間： 2013-10-22
上傳用戶：司令部正軍級
電力自耦變壓器公共繞組過負(fù)荷分析
上傳時間： 2013-10-14
上傳用戶：xinhaoshan2016
信陽華豫電廠一期工程（2×300MW）燃煤機組輔助車間控制系統(tǒng)（BOP）覆蓋了水、煤、灰等共11個輔助車間子系統(tǒng)的監(jiān)控，下設(shè)補給水、精處理、干除灰、電除塵、制氫站、除灰渣、輸煤程控等八個就地監(jiān)控點，集中監(jiān)控點設(shè)在主機集控室里，設(shè)有3臺冗余獨立的具有開發(fā)功能的操作員站，打破了傳統(tǒng)的全廠輔助車間運行管理模式，真正實現(xiàn)了投資方減員增效的要求和目的。本項目由武漢力特自控科技發(fā)展有限公司承建，在承包商和投資方的共同努力下，整個項目周期歷時2個月零21天順利按計劃完成，在整個實施過程中，邊發(fā)電邊改造創(chuàng)造了零事故、不斷電、不停機的改造優(yōu)秀成績，特別是實施過程中投資方和承包商的領(lǐng)導(dǎo)提出“確保安全發(fā)電第一”的指示起到重要作用，自2007年7月正式移交生產(chǎn)運行以來，控制系統(tǒng)運行情況良好，新的管理模式帶來了明顯安全經(jīng)濟效益，提升了全廠運行管理水平。
標(biāo)簽： BOP 控制系統(tǒng) 典型
上傳時間： 2013-10-13
上傳用戶：座山雕牛逼
為了解決自適應(yīng)大數(shù)表決算法無法容忍表決周期發(fā)生瞬時錯誤的問題，提出了基于自檢測的自適應(yīng)一致表決算法。該算法通過插入檢測代碼實時搜集瞬時錯誤信息，進(jìn)而屏蔽發(fā)生瞬時錯誤的軟件冗余模塊參與表決，并將各軟件冗余模塊歷史記錄信息有效地應(yīng)用到表決系統(tǒng)。在此算法的基礎(chǔ)上，設(shè)計了能實現(xiàn)上述功能的表決系統(tǒng)結(jié)構(gòu)圖。最后通過仿真實驗證明了所提算法的有效性。
上傳時間： 2013-10-13
上傳用戶：miaochun888
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
