亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

處理器內(nèi)核

  • 變頻器矢量控制及PID控制

    變頻器矢量控制及PID控制變頻器矢量控制及PID控制

    標簽: PID 變頻器 矢量控制 控制

    上傳時間: 2013-04-24

    上傳用戶:dyy618

  • 卷積碼在CDMA2000中的應用及其譯碼器FPGA實現

    數字信息在有噪聲的信道中傳輸時,受到噪聲的影響,誤碼總是不可避免的。根據香農信息理論,只要使Es/N0足夠大,就可以達到任意小的誤碼率。采用差錯控制編碼,即信道編碼技術,可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同,信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小,實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛,被ITU選入第三代移動通信系統,作為包括WCDMA,CDMA2000和TD-SCDMA在內的信道編碼的標準方案。 本文研究了CDMA2000業務通道中的幀結構,對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析,并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處:(1)采用通用碼表結構,支持可變碼率;幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想,利用四個ACS模塊并行運行,加快數據處理速度;在ACS模塊中,將路徑度量值存貯器的存儲結構進行優化,防止數據讀寫的阻塞,縮短存儲器讀寫時間,使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出,提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力,可以運行于40MHZ系統時鐘下,內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性,可以方便地應用于CDMA2000移動通信系統。

    標簽: CDMA 2000 FPGA 卷積碼

    上傳時間: 2013-06-24

    上傳用戶:lingduhanya

  • 軟件無線電調制解調系統的研究及其FPGA實現

    軟件無線電是二十世紀九十年代提出的一種實現無線通信的體系結構,被認為是繼模擬通信、數字通信之后的第三代無線電通信技術。它的中心思想是:構造一個開放性、標準化、模塊化的通用硬件平臺,并使寬帶模數和數模轉換器盡可能靠近天線,從而將各種功能,如工作頻段、調制解調類型、數據格式、加密模式、通信協議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結構形式,綜述了軟件無線電的幾項關鍵技術及其最新研究進展。其中調制解調模塊是軟件無線電系統中的重要部分,集中體現了軟件無線電最顯著的優點——靈活性。目前這一部分的技術實現手段多種多樣。隨著近幾年來芯片制造工藝的飛速發展,可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構能力,成為實現軟件無線電技術的重要手段。 本論文調制解調系統的設計,選擇有代表性的16QAM和QPSK兩種方式作為研究對象,采用SystemView軟件作為系統級開發工具進行集成化設計。在實現系統仿真和FPGA整體規劃后,著重分析用VHDL實現其中關鍵模塊以及利用嵌入FPGA的CPU核控制調制解調方式轉換的方法。同時,在設計中成功地調用了Xilinx公司的IP核,實現了設計復用。由于FPGA內部邏輯可以根據需要進行重構,因而硬件的調試和升級變得很容易,而內嵌CPU使信號處理過程可以用軟件進行控制,充分體現了軟件無線電的靈活性。 通過本論文的研究,初步驗證了在FPGA內實現數字調制解調過程及控制的技術可行性和應用的靈活性,并對將來的擴展問題進行了研究和討論,為實現完整的軟件無線電系統奠定了基礎。

    標簽: FPGA 軟件無線電 調制解調

    上傳時間: 2013-04-24

    上傳用戶:libenshu01

  • C#音樂播放器源代碼

    用c#編寫的 音樂播放器播放源碼 能實現基本本地音樂的播放功能-Written with c# music player, the local source to achieve basic music playback

    標簽: 音樂播放器 源代碼

    上傳時間: 2013-07-22

    上傳用戶:6546544

  • 指紋識別算法的研究及基于FPGA的硬件實現

    隨著圖像處理和模式識別技術的進步,基于生物特征的識別技術成為蓬勃發展的高技術之一,根據IBG(InternationalBiometricGroup)組織對生物特征市場的統計和預測,該領域的收入的年增長率30-50%,到2008年,全球總收入將達到46.39億美元。而基于指紋特征的識別技術由于其獨特的可靠性,穩定性,方便快捷的特點,恰好符合了市場的需求。目前指紋識別技術是生物識別領域中應用最廣泛的識別技術,也是研究與應用的一個熱點。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核,可以將它嵌入FPGA內部,與用戶自定義邏輯結合構成一個基于FPGA的片上系統。與嵌入式硬核相比較,嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統對速度的要求。 本文對指紋識別技術中各個環節的算法進行了較為深入的研究,結合NiosⅡ嵌入式處理器的特點,對算法進行了合理的選擇與優化,形成了一套完整的指紋識別算法,并提出了一種基于FPGA的指紋識別系統硬件設計方案。 論文的內容主要包括以下幾個方面: 1、對指紋圖像預處理、后處理和匹配算法進行了改進,提高了算法的性能;設計了一種適用于快速匹配的指紋特征數據結構;提出了一套基于特征點匹配的指紋識別算法。實驗結果表明該算法速度快、誤識率較低、可靠性較高,可以滿足實用的要求。 2、本著增加系統集成度、減小系統體積、提高便攜性、降低功耗和成本,同時提升系統的性能的原則,使用Altera公司提供的外圍設備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統,然后以內嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片,外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件,設計了一個便攜式指紋識別系統,提出了一套基于FPGA的硬件設計方案。 3、利用NiosⅡ開發板對硬件設計方案進行了初步的驗證,實現了指紋采集芯片FPS200與FPGA的接口,并進行了算法的移植。 實驗結果表明本文所提出的系統設計方案是可行的。基于FPGA的自動指紋識別系統在速度、功耗、體積、擴展性方面有著獨特的優勢,具有廣闊的發展空間。最后提出了對這一設計繼續改進的思路和下一步研究的內容。

    標簽: FPGA 指紋識別 法的研究 硬件實現

    上傳時間: 2013-07-28

    上傳用戶:hxy200501

  • AD/DA轉化器

    AD/DA轉化器,電子硬件工程師必備。比較基礎的入門知識,一起分享一下。

    標簽: AD DA 轉化器

    上傳時間: 2013-07-09

    上傳用戶:科學怪人

  • 超聲波霧化器

    超聲波霧化器:將水通過高頻震蕩產生微小的粒子達到霧化效果

    標簽: 超聲波霧化器

    上傳時間: 2013-08-05

    上傳用戶:dongqiangqiang

  • 基于FPGA采用PCM通信實現多路數據采集器的研制

    本文研制的數據采集器,用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能,由于試車臺是高速旋轉體,其工作環境惡劣,受電磁干擾大,而且設備要求高,如果遇到設備故障或設備事故,其損失相當巨大,保證設備的安全性和可靠性較為困難。 本文在分析數字通信技術的基礎上,選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計,其優點是FPGA技術在數據采集器中可以進行模塊化設計,增加了系統的抗干擾性、靈活性和適應性,并且可以將整個PCM通信系統設計成可編程序系統,用戶只要稍加變更程序,則系統的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究,研制了一套集采集與傳輸的系統。文章給出了各個模塊的具體建模與設計,系統采用的是FPGA技術來實現數據采集和信號處理,采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊,構建了實時性和準確性通信網絡,實現了數據的采集。 測試數據和數據采集的實驗結果證明,采用FPGA技術實現PCM信號的編碼、傳輸、解碼,能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合,并且誤碼率較低,要遠遠優于傳統的方法。

    標簽: FPGA PCM 通信實現 多路

    上傳時間: 2013-04-24

    上傳用戶:com1com2

  • 基于FPGA的8位增強型CPU設計與驗證

    隨著信息技術的發展,系統級芯片SoC(System on a Chip)成為集成電路發展的主流。SoC技術以其成本低、功耗小、集成度高的優勢正廣泛地應用于嵌入式系統中。通過對8位增強型CPU內核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現,對SoC設計作了初步研究。 在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上,按照至頂向下的模塊化的高層次設計流程,對8位CPU進行了頂層功能和結構的定義與劃分,并逐步細化了各個層次的模塊設計,建立了具有CPU及定時器,中斷,串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數據通路的設計規劃。利用有限狀態機及微程序的思想完成了控制通路的各個層次模塊的設計規劃。利用組合電路與時序電路相結合的思想完成了定時器,中斷以及串行接口的規劃。采用邊沿觸發使得一個機器周期對應一個時鐘周期,執行效率提高。使用硬件描述語言實現了各個模塊的設計。借助EDA工具ISE集成開發環境完成了各個模塊的編程、調試和面向FPGA的布局布線;在Synplify pro綜合工具中完成了綜合;使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。 設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展,加入高速DI,DO以及SPI接口,增強了8位處理器的功能,可以用于現有單片機進行升級和擴展。 本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令,在時鐘頻率和指令的執行效率指標上均優于傳統的MCS-51內核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發出用戶需要的固核和硬核,可讀性好,易于擴展使用,易于升級,比較有實用價值。本設計通過FPGA驗證。

    標簽: FPGA CPU 8位 增強型

    上傳時間: 2013-04-24

    上傳用戶:jlyaccounts

  • 基于FPGA的8051單片機IP核設計及應用

    單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統設計的體系結構與指令系統,所以它最能滿足嵌入式系統的應用要求。Intel公司生產的MCS-51系列單片機是我國目前應用最廣的單片機之一。 隨著可編程邏輯器件設計技術的發展,每個邏輯器件中門電路的數量越來越多,一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統的功耗和成本,提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數字電路中常用但比較復雜的功能塊,設計成可修改參數的模塊,讓其他用戶可以直接調用這些模塊,這樣就大大減輕了工程師的負擔,避免重復勞動。隨著FPGA的規模越來越大,設計越來越復雜,使用IP核是一個發展趨勢。 本課題結合FPGA與8051單片機的優點,主要針對以下三個方面研究: (1)FPGA開發平臺的硬件實現選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件,采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內程序存儲器,搭建FPGA的硬件開發平臺。 (2)用VHDL語言實現8051IP核分析研究8051系列單片機內部各模塊結構以及各部分的連接關系,實現了基于FPGA的8051IP核。主要包括如下幾個模塊:CPU模塊、片內數據存儲器模塊、定時/計數器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設計的8051IP核,實現了對一個4×4鍵盤的監測掃描、鍵盤確認、按鍵識別等應用。

    標簽: FPGA 8051 單片機 IP核

    上傳時間: 2013-04-24

    上傳用戶:1417818867

主站蜘蛛池模板: 萨嘎县| 雷山县| 伊宁市| 东阳市| 定远县| 北京市| 和龙市| 郑州市| 赤水市| 十堰市| 太和县| 武夷山市| 峡江县| 巨野县| 榆社县| 巩留县| 东宁县| 运城市| 庆安县| 漳州市| 清原| 东乡县| 利津县| 丹棱县| 周至县| 专栏| 哈巴河县| 乌兰察布市| 喜德县| 桐梓县| 吉安市| 绥滨县| 仙居县| 正定县| 林州市| 新竹市| 方城县| 车险| 静安区| 民勤县| 茂名市|