在S3C2410平臺(tái)上做視頻顯示源碼,可以顯示圖片,觸碰螢?zāi)粫?huì)顯示座標(biāo)等
標(biāo)簽： S3C2410
上傳時(shí)間： 2014-01-25
上傳用戶：戀天使569
電磁場(chǎng)計(jì)算中的時(shí)域有限差分法（王常清） pdf版
標(biāo)簽： 電磁場(chǎng)計(jì)算 時(shí)域 有限差分
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
Pro／E 2.0工程圖 視頻教程 avi版
上傳時(shí)間： 2013-07-31
上傳用戶：eeworm
專輯類-Pro-E教程及相關(guān)資料專輯-134冊(cè)-38.9G Pro-E-2.0工程圖-視頻教程-628M-avi版.zip
上傳時(shí)間： 2013-04-24
上傳用戶：PresidentHuang
專輯類-微波相關(guān)專輯-共31冊(cè)-341M 電磁場(chǎng)計(jì)算中的時(shí)域有限差分法（王常清）-382頁(yè)-12.3M-pdf版.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：liuxiaojie
近年來(lái)，隨著集成電路技術(shù)和電源管理技術(shù)的發(fā)展，低壓差線性穩(wěn)壓器（LDO）受到了普遍的關(guān)注，被廣泛應(yīng)用于便攜式電子產(chǎn)品如PDA、MP3播放器、數(shù)碼相機(jī)、無(wú)線電話與通信設(shè)備、醫(yī)療設(shè)備和測(cè)試儀器等中，但國(guó)內(nèi)研究起步晚，市場(chǎng)大部分被國(guó)外產(chǎn)品占有，因此，開展本課題的研究具有特別重要的意義。 首先，簡(jiǎn)單闡述了課題研究的背景及意義，分析了低壓差線性穩(wěn)壓器（LDO）研究的現(xiàn)狀和發(fā)展趨勢(shì)，并提出了設(shè)計(jì)的預(yù)期技術(shù)指標(biāo)。 其次，詳細(xì)分析了LDO線性穩(wěn)壓器的理論基礎(chǔ)，包括其結(jié)構(gòu)、各功能模塊的作用、系統(tǒng)工作原理、性能指標(biāo)定義及設(shè)計(jì)時(shí)對(duì)性能指標(biāo)之間相互矛盾的折衷考慮。 再次，設(shè)計(jì)了基于自偏置電流源的帶隙基準(zhǔn)電壓源，選取PMOS管作為系統(tǒng)的調(diào)整元件并計(jì)算出了其尺寸，設(shè)計(jì)了基于CMOS工藝的兩級(jí)誤差運(yùn)算放大器。利用HSPICE工具仿真了基準(zhǔn)電壓源和誤差運(yùn)算放大器的相關(guān)性能參數(shù)。 然后，重點(diǎn)分析了穩(wěn)壓器的穩(wěn)定性特征，指出系統(tǒng)存在的潛在不穩(wěn)定性，詳細(xì)論述了穩(wěn)定性補(bǔ)償?shù)谋匾裕容^了業(yè)界使用過(guò)的幾種穩(wěn)定性補(bǔ)償方法的不足之處，提出了一種基于電容反饋VCCS的補(bǔ)償方法，對(duì)系統(tǒng)進(jìn)行了穩(wěn)定性的補(bǔ)償； 最后，將所設(shè)計(jì)的模塊進(jìn)行聯(lián)合，設(shè)計(jì)了一款基于CMOS工藝的LDO線性穩(wěn)壓器電路，利用HSPICE工具驗(yàn)證了其壓差電壓、靜態(tài)電流、線性調(diào)整率等性能指標(biāo)，仿真結(jié)果驗(yàn)證了理論分析的正確性、設(shè)計(jì)方法的可行性。
標(biāo)簽： CMOS 工藝 低壓差線性穩(wěn)壓器
上傳時(shí)間： 2013-07-08
上傳用戶：Wibbly
共模電感器和差模電感器系列規(guī)格書
標(biāo)簽： 共模電感器 差模電感器 規(guī)格書
上傳時(shí)間： 2013-07-15
上傳用戶：也一樣請(qǐng)求
差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個(gè)全面基于數(shù)字信號(hào)處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問(wèn)題，代表了當(dāng)前短波通信的一個(gè)重要發(fā)展方向。美國(guó)Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國(guó)對(duì)該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實(shí)際應(yīng)用還有一段距離。 本文主要基于FPGA芯片的基礎(chǔ)上對(duì)差分跳頻進(jìn)行了研究，用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問(wèn)題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試及硬件升級(jí)。而且設(shè)計(jì)中盡量采用軟件無(wú)線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺(tái)，用軟件編程來(lái)實(shí)現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計(jì)方法中解放出來(lái)。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識(shí)別的實(shí)現(xiàn)方案。在頻率合成中，著重對(duì)DDS的相位截?cái)嗾`差及幅度量化誤差進(jìn)行仿真，找出基于FPGA實(shí)現(xiàn)的最佳參數(shù)及改善方法。在頻率識(shí)別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識(shí)別均在FFT的理論上進(jìn)行設(shè)計(jì)。最后根據(jù)設(shè)計(jì)方案制作基于FPGA的電路板。 設(shè)計(jì)中跳頻圖案、直接數(shù)字頻率合成器、頻率識(shí)別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，以便能夠在所有廠家的FPGA芯片中移植。
上傳時(shí)間： 2013-07-22
上傳用戶：yezhihao
共模干擾和差模干擾及其抑制技術(shù)，是擴(kuò)干擾技術(shù)的基礎(chǔ)。
標(biāo)簽： 共模干擾 差模 干擾 抑制技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：003030
·H.264 RTSP 串流 (live 555) 視窗版本 (THE Makefile had modified for VC 2008 BUILD)
上傳時(shí)間： 2013-04-24
上傳用戶：asddsd
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
