а√在线中文在线新版,亚洲精品永久免费,av在线不卡免费

計算機(jī)技術(shù)

J-link使用指南

J-LINK仿真器詳細教程 flash下載操作等

標簽： J-link 使用指南

上傳時間： 2013-11-14

上傳用戶：JamesB
微帶天線[加]I.J.鮑爾

微帶天線[加]I.J.鮑爾

標簽： I.J. 微帶天線

上傳時間： 2013-11-17

上傳用戶：jhksyghr
嵌入式實時操作系統μCOS-II原理及應用_任哲

本書的將應及內容: • "源碼公開的最入王軍寞時操作系統fLC/OS- 1 1 為技心介紹了般人式蠅作系統在侄務侄務的調度和管理任務之間的通倩相同步內存管理等方面的實現陽應用特點 · 語密文字通俗易懂盡量越免了大量喪序摞代碼的剖析講解而代之以揭圖和例題!挺重點突出 · 在"C/05 -11 系統的移植的講解方面盡量雖曹先讀者可能不太熟悉的葉算機硬件系徒從而沖擊，.，片學習的重點而以大多數讀者都比役了'再和熟摩的"'系列單片機為硬件系統.

標簽： COS-II 嵌入式實時操作系統

上傳時間： 2013-10-29

上傳用戶：wettetw
pcb開料算利用率下載

資料介紹說明 PCB開料軟件，可算出板料利用率與做成品個算，有破解文件，可長期使用詳細看下圖：

標簽： pcb 利用率

上傳時間： 2013-11-04

上傳用戶：thuyenvinh
genesis9.0算號器_算號器視頻文件

genesis9.0算號器提供genesis算號器使用視頻。安裝文件一定要放在小寫英文路徑下，中文不行，有大寫字母的英文也不行。1.算號器的只是算gnd的號，要算get的號，需要參考算號器的步驟。注意選擇破解有效時間。2.7天過期，30天過期，永不過期等。注意要用自己機器識別號去算，在get運行彈出來的序號對話框里，有機器識別號。3.安裝完成，啟動時，填寫進入用戶名和密碼時，一定不能用鼠標。直接用回車鍵，否則失效。密碼框內的密碼不可見，輸完直接回車，即可進入genesis界面。

標簽： genesis 9.0 算號器視頻

上傳時間： 2015-01-02

上傳用戶：chens000
PCB技朮大全

設計流程在pcb的設計中，其實在正式布線前，還要經過很漫長的步驟，以下就是主要設計的流程：系統規格首先要先規劃出該電子設備的各項系統規格。包含了系統功能，成本限制，大小，運作情形等等。系統功能區塊圖接下來必須要制作出系統的功能方塊圖。方塊間的關系也必須要標示出來。將系統分割幾個pcb 將系統分割數個pcb的話，不僅在尺寸上可以縮小，也可以讓系統具有升級與交換零件的能力。系統功能方塊圖就提供了我們分割的依據。像是計算機就可以分成主機板、顯示卡、聲卡、軟盤驅動器和電源等等。決定使用封裝方法，和各pcb的大小

標簽： PCB

上傳時間： 2013-11-15

上傳用戶：xauthu
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-11-17

上傳用戶：cjf0304
pcb layout規則

LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU

標簽： layout pcb

上傳時間： 2013-10-29

上傳用戶：1234xhb
J-LIN仿真器操作步驟

J-LIN仿真器操作步驟，J-LIN仿真器操作步驟。

標簽： J-LIN 仿真器操作

上傳時間： 2013-10-31

上傳用戶：1966640071
電工速算口決

電工速算口決

標簽： 電工速算

上傳時間： 2013-12-31

上傳用戶：zzbbqq99n