本書(shū)是介紹Verilog HDL入門(mén)的教材，希望對(duì)各位朋友有用
上傳時(shí)間： 2015-01-01
上傳用戶(hù)：gtzj
Altium designer summer 09 精典教材---絕佳
標(biāo)簽： designer Altium summer 09
上傳時(shí)間： 2013-10-12
上傳用戶(hù)：aysyzxzm
PCB工藝流程培訓(xùn)教材
上傳時(shí)間： 2013-11-04
上傳用戶(hù)：xg262122
Allegro15[1].X培訓(xùn)教材
標(biāo)簽： Allegro 15 培訓(xùn)教材
上傳時(shí)間： 2014-01-08
上傳用戶(hù)：qzhcao
genesis 培訓(xùn) 概括及Genesis2000_培訓(xùn)教材。
標(biāo)簽： Genesis 2000 培訓(xùn)教材
上傳時(shí)間： 2013-11-16
上傳用戶(hù)：liangliang123
Cadence SPB16.3 速成教材--龍治銘，系統(tǒng)介紹了整個(gè)設(shè)計(jì)流程，從原理圖到PCB。
上傳時(shí)間： 2013-11-16
上傳用戶(hù)：fandeshun
本書(shū)全面詳細(xì)地介紹了工程制圖中的投影規(guī)律、形體的表達(dá)以及AutoCAD 2000 的基本功能和使用方法。針對(duì)計(jì)算機(jī)、電子類(lèi)專(zhuān)業(yè)特點(diǎn)，著重介紹了二維平面圖形在實(shí)際工作中的應(yīng)用，并介紹了與專(zhuān)業(yè)密切相關(guān)的內(nèi)容，如塊的屬性信息的提取、AutoCAD 在弱電系統(tǒng)中的應(yīng)用、圖標(biāo)菜單的開(kāi)發(fā)等，盡量使工程制圖與AutoCAD融合起來(lái)。 本教材具有較明顯的實(shí)用價(jià)值，將有助于學(xué)生專(zhuān)業(yè)理論的學(xué)習(xí)和應(yīng)用技能的訓(xùn)練和提高，可作為高等院校特別是高等職業(yè)院校工程類(lèi)專(zhuān)業(yè)的教材，也可作為工程設(shè)計(jì)人員的參考書(shū)。
上傳時(shí)間： 2013-10-16
上傳用戶(hù)：金宜
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠(chǎng)商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：cjf0304
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線(xiàn) )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線(xiàn)....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：1234xhb
Simulink電子通信仿真與應(yīng)用 教材
上傳時(shí)間： 2014-01-14
上傳用戶(hù)：takako_yang
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
