亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

基于UC3842 的多輸出開關(guān)電源設(shè)計

本文闡述了一種基于UC3842 PWM 控制器的新型多路輸出反激式開關(guān)電源電路的設(shè) 計。該設(shè)計詳細給出了變壓器、漏感消除電路、啟動電路以及電壓電流反饋電路的設(shè)計過程。 實驗結(jié)果表明該電源性能優(yōu)良。作為電機控制的電源模塊，具有很高的應(yīng)用價值。 關(guān)鍵詞：電流型PWM；UC3842；反激式開關(guān)電源

標簽： 3842 UC 輸出開關(guān) 電源設(shè)計

上傳時間： 2013-04-24

上傳用戶：zhuoying119

基于ARM和嵌入式Linux的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)的設(shè)計與研究

隨著社會的發(fā)展，網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)已經(jīng)成為日常生產(chǎn)生活中的重要輔助設(shè)備，應(yīng)用十分廣泛。當(dāng)前視頻監(jiān)控系統(tǒng)正逐步由模擬化走向數(shù)字化，隨著視頻壓縮技術(shù)和網(wǎng)絡(luò)技術(shù)的發(fā)展，開發(fā)新一代的基于計算機網(wǎng)絡(luò)和多媒體MPEG-4壓縮算法的視頻監(jiān)控系統(tǒng)已成為整個行業(yè)技術(shù)發(fā)展的主要方向之一。人們有時會采用DSP與MPEG-4算法結(jié)合的方案來實現(xiàn)，也有的部門采用了片上系統(tǒng)(SOC)，但這些不但編程極度復(fù)雜，而且成本也過高。本文提出并研究設(shè)計了一種基于ARM微處理器S3C2410、MPEG-4專用壓縮芯片MPG440、以嵌入式Linux為操作系統(tǒng)的視頻監(jiān)控系統(tǒng)方案，不僅開發(fā)便捷、成本低廉，而且實時性較好，適應(yīng)范圍廣。 首先，采用軟硬件協(xié)同設(shè)計的思想提出了系統(tǒng)的總體設(shè)計方案，系統(tǒng)的整體架構(gòu)分為攝像頭、云臺控制器、網(wǎng)絡(luò)視頻服務(wù)器以及客戶端PC機等四大部分。 第二，以三星公司的S3C2410芯片和DAVICOM公司的DM9000以太網(wǎng)接口芯片為硬件核心，對整個系統(tǒng)進行了模塊化的硬件電路的設(shè)計。根據(jù)S3C2410的特點及系統(tǒng)整體需求，完成了電源復(fù)位模塊、晶振模塊、存儲器接口模塊、視頻數(shù)據(jù)處理模塊、以太網(wǎng)接口模塊、云臺控制模塊等的硬件選型與電路連接。其中，在云臺控制模塊等的電路設(shè)計中充分體現(xiàn)了優(yōu)化設(shè)計的技巧，并重點對網(wǎng)絡(luò)接口部分和視頻數(shù)據(jù)處理部分進行了詳細的硬件設(shè)計與說明。闡述了整個系統(tǒng)的工作流程。 第三，從應(yīng)用需求出發(fā)，選擇嵌入式Linux操作系統(tǒng)作為本系統(tǒng)的軟件平臺，搭建了交叉式的開發(fā)環(huán)境，對bootloader進行了選擇，并給出了加載步驟。完成了對嵌入式Linux內(nèi)核的選擇及移植。 第四，采用基于任務(wù)的設(shè)計方法對服務(wù)器端的軟件進行了總體設(shè)計，主要包括共用程序庫、config配置文件、日志文件以及多個任務(wù)等。并對運行于客戶端的軟件設(shè)計進行了簡要說明。 第五，由于數(shù)字視頻傳輸?shù)膶崟r性能和通過網(wǎng)絡(luò)傳輸以后客戶端接收的視頻圖像質(zhì)量在本系統(tǒng)中至關(guān)重要，所以本文對傳輸信道和網(wǎng)絡(luò)協(xié)議進行了優(yōu)化選擇，并詳細闡述了IP組播技術(shù)、流媒體傳輸協(xié)議等在圖像傳輸過程中的具體應(yīng)用。

標簽： Linux ARM 嵌入式 網(wǎng)絡(luò)視頻

上傳時間： 2013-04-24

上傳用戶：sc965382896

JPEG2000基于位平面掃描的上下文編碼的研究和FPGA實現(xiàn)

JPEG2000是新一代的靜態(tài)圖像壓縮標準，它相比JPEG有很多新的特性，如漸進傳輸和感興趣區(qū)域編碼等，因而它具有廣闊的應(yīng)用前景，特別是在數(shù)碼相機、PDA等便攜式設(shè)備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截斷點的嵌入式塊編碼(EBCOT)算法，其計算復(fù)雜度遠遠高于JPEG，完全采用軟件方案實現(xiàn)將會占用大量的處理器時間和內(nèi)存開銷，而且速度較慢，實時處理的能力較差。為了推廣JPEG2000在便攜式產(chǎn)品、消費類電子產(chǎn)品中的應(yīng)用，打開巨大的潛在市場，研究硬件實現(xiàn)的算法實時處理方案具有重要的應(yīng)用價值。 EBCOT算法是一個兩層的編碼引擎，其中的上下文編碼的運算量約占到總運算量的50％，是提高編碼速度的關(guān)鍵算法之一。由于上下文編碼大部分都是邏輯運算，沒有復(fù)雜的數(shù)學(xué)運算，但邏輯控制流程復(fù)雜繁瑣，對存儲器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實現(xiàn)該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實現(xiàn)該算法并進行優(yōu)化，在研究和分析了上下文編碼算法運算特點的基礎(chǔ)上，設(shè)計了列判斷和交錯存儲相結(jié)合的硬件實現(xiàn)方案，并采用硬件描述語言Verilog在寄存器傳輸級描述了相應(yīng)的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時鐘頻率為101MHz，且能在130ms內(nèi)完成對一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實現(xiàn)方案提高了75％。 JPEG2000的一個重要特性是其具有漸進傳輸?shù)哪芰?，而碼流組織是獲得漸進傳輸特性的技術(shù)關(guān)鍵。碼流組織通過在輸出碼流中安排數(shù)據(jù)包的先后順序來實現(xiàn)漸進傳輸?shù)哪康摹１疚膶PEG2000中實現(xiàn)漸進傳輸?shù)臋C制進行了分析，并研究了碼流組織的算法實現(xiàn)。 為了對JPEG2000算法實現(xiàn)進行驗證，本文設(shè)計了基于FPGA和ARM的驗證實驗平臺，其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術(shù)編碼，而ARM處理器則完成碼流組織、數(shù)據(jù)打包以及和PC機的通信。本文在該平臺上對所設(shè)計的上下文編碼算法和碼流組織模塊的設(shè)計進行了驗證，實驗結(jié)果表明本文設(shè)計的算法模塊功能正確，并在一定程度上提高了編碼速度。

標簽： JPEG 2000 FPGA 編碼

上傳時間： 2013-04-24

上傳用戶：獨孤求源

FPGA用于160Gbs高速光纖通信系統(tǒng)中PMD補償?shù)难芯?/a>

標簽： FPGA 160 Gbs PMD

上傳時間： 2013-04-24

上傳用戶：suxuan110425

基于ARM的液晶顯示控制設(shè)計

隨著液晶顯示技術(shù)的發(fā)展，我們的日常生活中出現(xiàn)了各種各樣功能強大的顯示系統(tǒng)。本文主要以液晶顯示技術(shù)的基本原理為理論基礎(chǔ)，探討并比較了單片機和ARM微處理器作為液晶顯示控制系統(tǒng)各自的優(yōu)缺點，并設(shè)計和完成了～套基于ARM微處理器的液晶顯示控制系統(tǒng)。 該系統(tǒng)以Samsung公司的ARM微處理器芯片S3C4510B為CPU，根據(jù)ARM微處理器的特點，本文系統(tǒng)地分析了電源及復(fù)位電路、晶振電路、Flash 存儲器接口電路、SDRAM存儲器接口電路、串行接口電路、JTAG接口電路以及10M/100M以太網(wǎng)接口電路的設(shè)計方法。同時，重點描述了液晶顯示模塊電路和鍵盤控制電路的設(shè)計與實現(xiàn)。在各個部分硬件電路的調(diào)試成功過后，介紹了Bootloader的下載以及uClinux操作系統(tǒng)的下載和編譯。在液晶顯示控制系統(tǒng)的軟件設(shè)計部分，本文重點分析了在uClinux操作系統(tǒng)下進行的用戶程序的開發(fā)。根據(jù)液晶顯示模塊的特點和對鍵盤控制電路的I/O口配置，對整個顯示控制系統(tǒng)的程序設(shè)計作出了一定的分析。最終通過對系統(tǒng)的調(diào)試，實現(xiàn)了ARM微處理器系統(tǒng)對LCD液晶顯示器的顯示控制。

標簽： ARM 液晶顯示 控制設(shè)計

上傳時間： 2013-04-24

上傳用戶：change0329

大場景圖像融合可視化系統(tǒng)

隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個大場景可視化系統(tǒng)由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現(xiàn)實應(yīng)用系統(tǒng)中，要實現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機，它實時采集圖形服務(wù)器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進行傳遞，并能實時從上位機更新參數(shù)。該設(shè)計在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計方案及模塊劃分，然后圍繞FPGA的設(shè)計介紹了SDRAM控制器的設(shè)計方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計。

標簽： 圖像融合 可視化

上傳時間： 2013-04-24

上傳用戶：1047385479

基于FPGA的高頻數(shù)字DCDC變換器研究

在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點，數(shù)字控制可以實現(xiàn)復(fù)雜的控制策略，同時大大提高系統(tǒng)的可靠性和靈活性，并易于實現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動領(lǐng)域，DC/DC變換器由于其開關(guān)頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點，近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注?；贔PGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關(guān)電源，提出并分析了混雜模型設(shè)計方案，然后進行了控制器設(shè)計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分，數(shù)字控制器一般由三個主要功能模塊組成：模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補償器。文中重點研究了DPWM和數(shù)字補償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設(shè)計了兩種數(shù)字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統(tǒng)性能的目的。 設(shè)計完成后，作者使用ISE 9.1i軟件進行了FPGA實現(xiàn)的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計，采用32MHz的硬件晶振實現(xiàn)了11-bit的DPWM分辨率，開關(guān)頻率達到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實驗結(jié)果。

標簽： FPGA DCDC 高頻 數(shù)字

上傳時間： 2013-07-23

上傳用戶：kristycreasy

基于FPGA的體視攝像顯示技術(shù)的研究

體視攝像顯示技術(shù)的研究以應(yīng)用于微創(chuàng)傷外科的光電醫(yī)療儀器——三維電視內(nèi)窺鏡的開發(fā)與研制為背景，設(shè)計研究一種基于FPGA技術(shù)的立體顯示系統(tǒng)，以滿足三維立體內(nèi)窺鏡、戰(zhàn)場立體觀察系統(tǒng)和立體電影等設(shè)備的技術(shù)要求。 主要研究內(nèi)容是對體視攝像顯示系統(tǒng)的進行硬件電路設(shè)計、VerilogHDL 語言的軟件編程、并采用MCU(Micro Control IJnit)的I

標簽： FPGA 顯示技術(shù)

上傳時間： 2013-05-30

上傳用戶：壞天使kk

USBasp

USBasp制作成功，全部資料包括原理圖和ＰＣＢ及驅(qū)動安裝說明。首次制作過程中發(fā)現(xiàn)芯片燒寫熔絲位后不工作，以為芯片被鎖死，用８M有源晶振不能解鎖，因手邊沒有示波器，所以郁悶了好幾個小時，結(jié)果是因為晶振的電容容值不對，換成２０ＰＦ的電容后問題就解決了，制作過程還算順利的，

標簽： USBasp

上傳時間： 2013-06-24

上傳用戶：dialouch

基于FPGA的精確時鐘同步方法研究

在工業(yè)控制領(lǐng)域，多種現(xiàn)場總線標準共存的局面從客觀上促進了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場設(shè)備層的最大障礙是以太網(wǎng)的非實時性，而實現(xiàn)現(xiàn)場設(shè)備間的高精度時鐘同步是保證以太網(wǎng)高實時性的前提和基礎(chǔ)。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計算和分布式對象等多項技術(shù)，適用于所有通過支持多播的局域網(wǎng)進行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來，占用最少的網(wǎng)絡(luò)和局部計算資源，在最好情況下能達到系統(tǒng)級的亞微級的同步精度。 基于PC機軟件的時鐘同步方法，如NTP協(xié)議，由于其實現(xiàn)機理的限制，其同步精度最好只能達到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統(tǒng)的驅(qū)動層，其同步精度能夠達到微秒級?，F(xiàn)場設(shè)備間微秒級的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對設(shè)備時鐘同步的要求，但是對于運動控制等需求高精度定時的系統(tǒng)來說，這仍然不夠?；谇度胧杰浖臅r鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時間不一致、晶振頻率漂移等因素，很難達到亞微秒級的同步精度。 本文設(shè)計并實現(xiàn)了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡(luò)，以嵌入式軟件形式實現(xiàn)TCP/IP通訊，以數(shù)字電路形式實現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點，通過準確捕獲報文時間戳和動態(tài)補償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實現(xiàn)了更高精度的時鐘同步，并通過實驗驗證了在以集線器互連的10Mbps以太網(wǎng)上能夠達到亞微秒級的同步精度。

標簽： FPGA 時鐘同步 方法研究

上傳時間： 2013-07-28

上傳用戶：heart520beat