信息處理機(jī)(圖1)用于完成導(dǎo)彈上多路遙測信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā)、422接口設(shè)備的數(shù)據(jù)加載與檢測、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)和其他422接口送來的數(shù)據(jù)同時進(jìn)行并行處理;各路輸入信息按預(yù)定格式進(jìn)行融合與輸出;數(shù)據(jù)輸出速率以高速同步422口的幀同步脈沖為源，如果高速同步422口異常不影響總線數(shù)據(jù)和其它422口的數(shù)據(jù)融合與輸出功能。在CPU發(fā)生異常或總線數(shù)據(jù)異常時不影響其它422口數(shù)據(jù)的融合與輸出功能;能夠?qū)目偩€上接收的數(shù)據(jù)進(jìn)行二次篩選、組包，并發(fā)送往總線，供其它設(shè)備接收。
標(biāo)簽： FPGA 信息處理 中的應(yīng)用
上傳時間： 2013-10-22
上傳用戶：xjz632
基于Actel FPGA 的雙端口RAM 設(shè)計(jì)雙端口RAM 芯片主要應(yīng)用于高速率、高可靠性、對實(shí)時性要求高的場合，如實(shí)現(xiàn)DSP與PCI 總線芯片之間的數(shù)據(jù)交換接口電路等。但普通雙端口RAM 最大的缺點(diǎn)是在兩個CPU發(fā)生競爭時，有一方CPU 必須等待，因而降低了訪問效率。IDT 公司推出的專用雙端口RAM 芯片解決了普通雙端口RAM 內(nèi)部競爭問題，并融合了中斷、旗語、主從功能。它具有存取速度快、功耗低、可完全異步操作、接口電路簡單等優(yōu)點(diǎn)，但缺點(diǎn)也非常明顯，那就是價格太昂貴。為解決IDT 專用雙端口RAM 芯片的價格過高問題，廣州致遠(yuǎn)電子有限公司推出了一種全新的基于Actel FPGA 的雙端口RAM 的解決方案。該方案采用Actel FPGA 實(shí)現(xiàn)，不僅具有IDT 專用雙端口RAM 芯片的所有性能特點(diǎn)，更是在價格上得到了很大改善，以A3P060雙端口RAM 為例，在相同容量（2K 字節(jié)）下，其價格僅為IDT 專用芯片的六分之一。
上傳時間： 2013-10-19
上傳用戶：18165383642
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個電路設(shè)計(jì)為例，簡單介紹一下PCB仿真軟件在設(shè)計(jì)中的使用。下面是一個DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計(jì))，其中DRAM作為DSP的擴(kuò)展Memory(64位寬度，低8bit還經(jīng)過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因?yàn)轭l率較高，設(shè)計(jì)過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗(yàn)證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點(diǎn)芯片管腳處的標(biāo)志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點(diǎn)OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對應(yīng)管腳和3245的對應(yīng)管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點(diǎn)DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因?yàn)槲覀兪褂盟膶影澹诒韺幼呔€，所以要選用“Microstrip”，然后點(diǎn)“Value”進(jìn)行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠(yuǎn)直線間距1.4inch，對線長為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點(diǎn)加示波器探頭了，按照下圖紅線所示路徑為各測試點(diǎn)增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因?yàn)闀r鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M，對應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下：之后按照芯片手冊制作眼圖模板。因?yàn)槲覀冏铌P(guān)心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設(shè)計(jì)。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒有串阻可以滿足設(shè)計(jì)要求，而其他的56位都是一對一，經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計(jì)要求，但有一點(diǎn)需注意，就是寫數(shù)據(jù)時因?yàn)榇嬖诨貨_，DRAM接收高電平在位中間會回沖到2V。因此會導(dǎo)致電平判決裕量較小，抗干擾能力差一些，如果調(diào)試過程中發(fā)現(xiàn)寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-12-17
上傳用戶：debuchangshi
在高端嵌入式平臺 TI TMS320DM642 基礎(chǔ)上， 完成了機(jī)器視覺系統(tǒng)的總體設(shè)計(jì)， 具體給出了系統(tǒng)硬件設(shè)計(jì)和系統(tǒng)軟件設(shè)計(jì)。在PC 平臺上進(jìn)行了機(jī)器視覺相關(guān)算法的驗(yàn)證和實(shí)現(xiàn)。 以門牌識別為例， 詳細(xì)介紹了機(jī)器視覺算法在 DM642 平臺上的移植和優(yōu)化的實(shí)現(xiàn)過程。最后對本文所研究的系統(tǒng)功能和創(chuàng)新點(diǎn)進(jìn)行了總結(jié)。實(shí)際應(yīng)用表明， 本文設(shè)計(jì)的機(jī)器視覺系統(tǒng)具有較好的合理性和實(shí)用性。 目前， 一般機(jī)器視覺信息處理平臺主要有（ 1）基于通用 PC： 主要是用軟件實(shí)現(xiàn)圖像處理和識別， 能夠提供中等的圖像處理和識別能力， 但是要占用 CPU過多的處理能力;（ 2）基于通用DSP 芯片： 優(yōu)點(diǎn)是設(shè)計(jì)簡便、 靈活， 特別適合于新型產(chǎn)品的研究開發(fā);（ 3） 基于可編程 FPGA： 采用的是硬件描述語言（VHDL） ，用其開發(fā)圖像處理算法難度較大。
上傳時間： 2014-12-01
上傳用戶：Breathe0125
多年來，自動測試系統(tǒng)經(jīng)歷了從專用型向通用型、開放性的發(fā)展歷程，ATS作為計(jì)算機(jī)技術(shù)的一個特定領(lǐng)域，一直都是緊隨計(jì)算機(jī)技術(shù)的發(fā)展，而如今計(jì)算機(jī)技術(shù)發(fā)展到互聯(lián)網(wǎng)階段，信息模型的概念為測試領(lǐng)域發(fā)展帶來新的階段，IEEE 1641標(biāo)準(zhǔn)充分解決了ATE的互操作和TPS可移植的問題，最大限度地降低了ATS生命周期的維護(hù)費(fèi)用，具有顯著的軍事及經(jīng)濟(jì)效應(yīng)。
上傳時間： 2013-10-13
上傳用戶：busterman
為了實(shí)現(xiàn)鐵路道口列車接近定時報警，提出了一種基于軌道電路的列車測速系統(tǒng)設(shè)計(jì)方法。在鐵路道口的遠(yuǎn)端設(shè)置兩段相鄰的25 m軌道電路，列車接近時，兩段軌道電路依次動作。采用單片機(jī)電路測出兩段軌道電路動作的時間間隔，即可計(jì)算出列車的行駛速度。將列車的速度信息發(fā)送給道口控制中心，確定道口合理的關(guān)閉時機(jī)。實(shí)驗(yàn)結(jié)果表明，測速精度可達(dá)到0.1 m /s，能夠滿足系統(tǒng)的要求。
標(biāo)簽： 軌道電路 列車測速 系統(tǒng)設(shè)計(jì) 鐵路道口
上傳時間： 2014-09-10
上傳用戶：xc216
提出了一種在RGB顏色空間中顏色距離定義的方式，并根據(jù)顏色距離，用Roberts梯度算子得到顏色距離直方圖，確定圖像邊緣信息的閾值。通過Roberts算子，使用此閾值得到圖像的邊緣信息。這種方式，充分考慮了圖像中的顏色信息，與灰度圖的處理方式相比，減少了計(jì)算量，提高了具有相似亮度的不同顏色之間邊緣信息的提取成功率。
上傳時間： 2013-11-19
上傳用戶：懶龍1988
常用三端穩(wěn)壓管78L05資料
標(biāo)簽： 78L05 三端穩(wěn)壓管
上傳時間： 2013-11-23
上傳用戶：chongchong1234
枚舉是某個USB設(shè)備連接到系統(tǒng)并指派一個明確的地址碼的過程，地址碼用來訪問個別設(shè)備。USB主機(jī)控制器查詢設(shè)備屬于哪一類的設(shè)備時也嘗試為其綁定適當(dāng)?shù)尿?qū)動程序。主機(jī)發(fā)往設(shè)備的一些基本命令： 設(shè)置地址—指示設(shè)備更改它的當(dāng)前地址設(shè)置 取設(shè)備描述符—關(guān)于設(shè)備的全部信息（制造廠商，固件版本⋯） 取配置描述符—端口的使用方式 取界面描述符—設(shè)備可能使用的界面 取字符串描述符—制造廠商和產(chǎn)品名的Unicode格式字符串每個USB設(shè)備都有這個基本的過程，如果沒有它，設(shè)備將永遠(yuǎn)不能被操作系統(tǒng)使用。
標(biāo)簽： USB
上傳時間： 2013-12-21
上傳用戶：a155166
X9241概述X9241是XICOR公司生產(chǎn)的、把4個E2POT數(shù)字電位器集成在單片的CMOS集成電路上的一種數(shù)字電位器。它包含4個電阻陣列，每個陣列包含63個電阻單元，在每個單元之間和2個端點(diǎn)之間都有被滑動單元訪問的抽頭點(diǎn)。滑動單元在陣列中的位置由用戶通過2線串行總線接口控制。每個電阻陣列與1個滑動端計(jì)數(shù)寄存器（WCR）和4個8位數(shù)據(jù)寄存器聯(lián)系在一起。這4個數(shù)據(jù)寄存器可由用戶直接寫入和讀出。WCR的內(nèi)容控制滑動端在電阻陣列中的位置，其功能框圖如圖1所示。X9241工作原理 X9241支持雙向總線的定向規(guī)約，是一個從屬器件。它的高4位地址為0101（器件類型辨識符），低4位地址由A3~A0輸入端狀態(tài)決定。在SDA線上的數(shù)據(jù)只有在SCL為低期間才能改變狀態(tài)。當(dāng)SCL為高時，SDA狀態(tài)的改變用來表示開始和終止條件（開始條件：SCL為高時，SDA由高至低的跳變；終止條件：SCL為高時，SDA由低至高的跳變）。送給X9241的所有命令都由開始條件引導(dǎo)，在其后輸出X9241從器件的地址。X9241把串行數(shù)據(jù)流與該器件的地址比較，若地址比較成功，則作出一個應(yīng)答響應(yīng)。送到X9241的下一個字節(jié)包括指令及寄存器指針的信息，高4位為指令，低4位用來指出4個電位器中的1個及4個輔助寄存器中的1個。
標(biāo)簽： X9241 PIC 數(shù)字電位器 單片機(jī)
上傳時間： 2014-01-18
上傳用戶：黃酒配奶茶
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
