一概述影響單片機(jī)系統(tǒng)運(yùn)行穩(wěn)定性的因素可大體分為外因和內(nèi)因兩部分1. 外因 射頻干擾它是以空間電磁場的形式傳遞在機(jī)器內(nèi)部的導(dǎo)體引線或零件引腳感生出相應(yīng)的干擾可通過電磁屏蔽和合理的布線/器件布局衰減該類干擾 電源線或電源內(nèi)部產(chǎn)生的干擾它是通過電源線或電源內(nèi)的部件耦合或直接傳導(dǎo)可通過電源濾波隔離等措施來衰減該類干擾2. 內(nèi)因 振蕩源的穩(wěn)定性主要由起振時(shí)間頻率穩(wěn)定度和占空比穩(wěn)定度決定起振時(shí)間可由電路參數(shù)整定穩(wěn)定度受振蕩器類型溫度和電壓等參數(shù)影響 復(fù)位電路的可靠性二 復(fù)位電路的可靠性設(shè)計(jì)1. 基本復(fù)位電路復(fù)位電路的基本功能是系統(tǒng)上電時(shí)提供復(fù)位信號直至系統(tǒng)電源穩(wěn)定后撤銷復(fù)位信號為可靠起見電源穩(wěn)定后還要經(jīng)一定的延時(shí)才撤銷復(fù)位信號以防電源開關(guān)或電源插頭分-合過程中引起的抖動(dòng)而影響復(fù)位圖1 所示的RC 復(fù)位電路可以實(shí)現(xiàn)上述基本功能圖3 為其輸入-輸出特性但解決不了電源毛刺A 點(diǎn)和電源緩慢下降電池電壓不足等問題而且調(diào)整RC 常數(shù)改變延時(shí)會令驅(qū)動(dòng)能力變差左邊的電路為高電平復(fù)位有效 右邊為低電平Sm 為手動(dòng)復(fù)位開關(guān) Ch 可避免高頻諧波對電的干擾
標(biāo)簽： 單片機(jī)復(fù)位 電路設(shè)計(jì)
上傳時(shí)間： 2014-01-18
上傳用戶：shanxiliuxu
三種方法讀取鍵值 使用者設(shè)計(jì)行列鍵盤介面，一般常採用三種方法讀取鍵值。 中斷式 在鍵盤按下時(shí)產(chǎn)生一個(gè)外部中斷通知CPU，並由中斷處理程式通過不同位址讀資料線上的狀態(tài)判斷哪個(gè)按鍵被按下。 本實(shí)驗(yàn)採用中斷式實(shí)現(xiàn)使用者鍵盤介面。 掃描法 對鍵盤上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對應(yīng)列的鍵被按下。否則掃描下一行。 反轉(zhuǎn)法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結(jié)構(gòu)。按鍵按下將會使行列連成通路，這也是見的使用者鍵盤設(shè)計(jì)電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時(shí)去抖動(dòng) if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復(fù)位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計(jì)算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
上傳時(shí)間： 2013-11-12
上傳用戶：a673761058
一種基于ATmega16和FC222-CH的無線水位檢測系統(tǒng)。該系統(tǒng)由無線通信模塊、電源模塊、AD轉(zhuǎn)換模塊、上位機(jī)模塊組成，實(shí)現(xiàn)了水位的無線檢測、運(yùn)行故障報(bào)警等功能，并配以自行設(shè)計(jì)的LabVIEW 8.5上位機(jī)顯示界面，使整套開發(fā)系統(tǒng)兼?zhèn)淇梢暬c實(shí)時(shí)性的雙重要求。
上傳時(shí)間： 2014-12-29
上傳用戶：agent
徹底解決99在以往不能完全漢化的問題，全面實(shí)現(xiàn)漢化，具體到每個(gè)對話框和工作表，對初學(xué)者和英文不好的用戶非常實(shí)用，也非常簡單！ 用過的，麻煩頂一下我，或加一點(diǎn)分，謝謝啦！
上傳時(shí)間： 2013-10-24
上傳用戶：小眼睛LSL
電路板故障分析 維修方式介紹 ASA維修技術(shù) ICT維修技術(shù) 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經(jīng)驗(yàn)及技術(shù)不足 無法維修的死板,廢棄可惜 送電中作動(dòng)態(tài)維修,危險(xiǎn)性極高 備份板太多,積壓資金 送國外維修費(fèi)用高,維修時(shí)間長 對老化零件無從查起無法預(yù)先更換 維修速度及效率無法提升,造成公司負(fù)擔(dān),客戶埋怨 投資大量維修設(shè)備,操作複雜,績效不彰
上傳時(shí)間： 2013-11-09
上傳用戶：chengxin
15.2 已經(jīng)加入了有關(guān)貫孔及銲點(diǎn)的Z軸延遲計(jì)算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項(xiàng). 點(diǎn)選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay欄.
上傳時(shí)間： 2013-11-12
上傳用戶：Late_Li
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
DEbug 關(guān)于制作瑞星殺毒軟件密鑰盤的源碼 MOV BX,200 ;內(nèi)存基址(0面) MOV DH,00 ;磁頭號00 MOV DL,00 ;驅(qū)動(dòng)器號00(A盤) MOV CX,4F01 ;4F(即79)號磁道01號扇區(qū) 即(CH=4F CL=01) MOV AH,05 ;格式化磁道 MOV AL,09 ;連續(xù)讀取9個(gè)扇區(qū) INT 13 ;調(diào)用13號中斷 INT 3 MOV BX,300 ;內(nèi)存基址(1面) MOV DH,01 ;磁頭號01 MOV DL,00 ;驅(qū)動(dòng)器號00(A盤) MOV CX,4F01 ;4F(即79)號磁道01號扇區(qū) 即(CH=4F CL=01) MOV AH,05 ;格式化磁道 MOV AL,09 ;連續(xù)讀取9個(gè)扇區(qū) INT 13 ;調(diào)用13號中斷 INT 20 ;返回dos 初學(xué)匯編，請各位多多指教！
上傳時(shí)間： 2015-01-07
上傳用戶：我干你啊
AirFart監(jiān)聽 802.11流量，并實(shí)時(shí)報(bào)告它所監(jiān)聽到的所有無線設(shè)備的串行信號的強(qiáng)度，這些信息在一個(gè)基于GTK的GUI中顯示。AirFart需要安裝linux-wlan-ng項(xiàng)目。
標(biāo)簽： AirFart 802.11 監(jiān)聽 流量
上傳時(shí)間： 2013-12-17
上傳用戶：chens000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
