寫一個程式將n個整數(shù)相加, 輸入檔的第一行是一個整數(shù)n, 接著n行每一行是一個整數(shù), 你的程式要將這些整數(shù)相加並將結(jié)果輸出, 其中每個整數(shù)為不超過50位數(shù)的十進(jìn)位數(shù)字
標(biāo)簽： 程式
上傳時間： 2015-05-03
上傳用戶：佳期如夢
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現(xiàn)精簡電路
標(biāo)簽： convolution transection circular encoder
上傳時間： 2014-01-20
上傳用戶：waizhang
本程式為並列flash ROM之控制程式, 可將flash rom的資料讀出後, 經(jīng)過CPLD controller將圖檔轉(zhuǎn)成VESA影像訊號, 輸出至螢?zāi)? 本程式已經(jīng)過硬體驗證
標(biāo)簽： flash controller CPLD VESA
上傳時間： 2013-11-28
上傳用戶：tedo811
ALTERA PWM電路 這是一個ALTERA的PWM電路，可以整合到NIOSII IDE中，來完成一個PWM的系統(tǒng)。
標(biāo)簽： ALTERA PWM
上傳時間： 2013-12-08
上傳用戶：zxc23456789
本代碼是關(guān)于用matlab算出兩路信號的相位差
標(biāo)簽： matlab 代碼 信號 相位差
上傳時間： 2013-12-25
上傳用戶：lingzhichao
用來設(shè)定中斷TIMER0把計算出來的秒數(shù)輸出
標(biāo)簽： TIMER0
上傳時間： 2015-11-08
上傳用戶：ddddddos
使用FPGA設(shè)計WiMax接收機之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
ADS操作影片,教我們怎麼tuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門者.希望對大家有幫助.
標(biāo)簽： tuning ADS 操作 家
上傳時間： 2016-02-25
上傳用戶：trepb001
控制print port輸入與輸出的演示範(fàn)例
標(biāo)簽： print port 控制
上傳時間： 2016-03-25
上傳用戶：fnhhs
是一個用verilog寫成的加法器電路,可把七個元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<noscript id="igs6s"></noscript>
