將魔王的語言抽象為人類的語言：魔王語言由以下兩種規(guī)則由人的語言逐步抽象上去的：α-〉β1β2β3…βm ；θδ1δ2…-〉θδnθδn-1…θδ1 設(shè)大寫字母表示魔王的語言，小寫字母表示人的語言B-〉tAdA，A-〉sae，eg：B(ehnxgz)B解釋為tsaedsaeezegexenehetsaedsae對應(yīng)的話是：“天上一只鵝地上一只鵝鵝追鵝趕鵝下鵝蛋鵝恨鵝天上一只鵝地上一只鵝”。(t-天d-地s-上a-一只e-鵝z-追g-趕x-下n-蛋h-恨)
上傳時(shí)間： 2013-12-19
上傳用戶：aix008
【問題描述】 在一個(gè)N*N的點(diǎn)陣中，如N=4,你現(xiàn)在站在（1，1），出口在（4，4）。你可以通過上、下、左、右四種移動(dòng)方法，在迷宮內(nèi)行走，但是同一個(gè)位置不可以訪問兩次，亦不可以越界。表格最上面的一行加黑數(shù)字A[1..4]分別表示迷宮第I列中需要訪問并僅可以訪問的格子數(shù)。右邊一行加下劃線數(shù)字B[1..4]則表示迷宮第I行需要訪問并僅可以訪問的格子數(shù)。如圖中帶括號紅色數(shù)字就是一條符合條件的路線。 給定N，A[1..N] B[1..N]。輸出一條符合條件的路線，若無解，輸出NO ANSWER。（使用U，D，L，R分別表示上、下、左、右。） 2 2 1 2 （4，4） 1 （2，3） （3，3） （4，3） 3 （1，2） （2，2） 2 （1，1） 1 【輸入格式】 第一行是數(shù)m (n < 6 )。第二行有n個(gè)數(shù)，表示a[1]..a[n]。第三行有n個(gè)數(shù)，表示b[1]..b[n]。 【輸出格式】 僅有一行。若有解則輸出一條可行路線，否則輸出“NO ANSWER”。
標(biāo)簽： 點(diǎn)陣
上傳時(shí)間： 2014-06-21
上傳用戶：llandlu
Fortran - Tóm tắ t nộ i dung mô n họ c Các khái niệ m và yế u tố trong ngô n ngữ lậ p trình FORTRAN. Các câ u lệ nh củ a ngô n ngữ FORTRAN. Cơ bả n về chư ơ ng chư ơ ng dị ch và mô i trư ờ ng lậ p trình DIGITAL Visual Fortran. Viế t và chạ y các chư ơ ng trình cho các bài toán đ ơ n giả n bằ ng ngô n ngữ FORTRAN.
標(biāo)簽： Fortran 7855 7897 7885
上傳時(shí)間： 2013-12-25
上傳用戶：songrui
TLC2543是TI公司的12位串行模數(shù)轉(zhuǎn)換器，使用開關(guān)電容逐次逼近技術(shù)完成A/D轉(zhuǎn)換過程。由于是串行輸入結(jié)構(gòu)，能夠節(jié)省51系列單片機(jī)I/O資源；且價(jià)格適中，分辨率較高，因此在儀器儀表中有較為廣泛的應(yīng)用。 TLC2543的特點(diǎn) （1）12位分辯率A/D轉(zhuǎn)換器； （2）在工作溫度范圍內(nèi)10μs轉(zhuǎn)換時(shí)間； （3）11個(gè)模擬輸入通道； （4）3路內(nèi)置自測試方式； （5）采樣率為66kbps； （6）線性誤差±1LSBmax； （7）有轉(zhuǎn)換結(jié)束輸出EOC； （8）具有單、雙極性輸出； （9）可編程的MSB或LSB前導(dǎo)； （10）可編程輸出數(shù)據(jù)長度。 TLC2543的引腳排列及說明 TLC2543有兩種封裝形式：DB、DW或N封裝以及FN封裝，這兩種封裝的引腳排列如圖1，引腳說明見表1 TLC2543電路圖和程序欣賞 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上傳時(shí)間： 2013-11-19
上傳用戶：shen1230
地彈的形成：芯片內(nèi)部的地和芯片外的PCB地平面之間不可避免的會(huì)有一個(gè)小電感。這個(gè)小電感正是地彈產(chǎn)生的根源，同時(shí)，地彈又是與芯片的負(fù)載情況密切相關(guān)的。下面結(jié)合圖介紹一下地彈現(xiàn)象的形成。 簡單的構(gòu)造如上圖的一個(gè)小“場景”，芯片A為輸出芯片，芯片B為接收芯片，輸出端和輸入端很近。輸出芯片內(nèi)部的CMOS等輸入單元簡單的等效為一個(gè)單刀雙擲開關(guān)，RH和RL分別為高電平輸出阻抗和低電平輸出阻抗，均設(shè)為20歐。GNDA為芯片A內(nèi)部的地。GNDPCB為芯片外PCB地平面。由于芯片內(nèi)部的地要通過芯片內(nèi)的引線和管腳才能接到GNDPCB，所以就會(huì)引入一個(gè)小電感LG，假設(shè)這個(gè)值為1nH。CR為接收端管腳電容，這個(gè)值取6pF。這個(gè)信號的頻率取200MHz。雖然這個(gè)LG和CR都是很小的值，不過，通過后面的計(jì)算我們可以看到它們對信號的影響。先假設(shè)A芯片只有一個(gè)輸出腳，現(xiàn)在Q輸出高電平，接收端的CR上積累電荷。當(dāng)Q輸出變?yōu)榈碗娖降臅r(shí)候。CR、RL、LG形成一個(gè)放電回路。自諧振周期約為490ps，頻率為2GHz，Q值約為0.0065。使用EWB建一個(gè)仿真電路。（很老的一個(gè)軟件，很多人已經(jīng)不懈于使用了。不過我個(gè)人比較依賴它，關(guān)鍵是建模，模型參數(shù)建立正確的話仿真結(jié)果還是很可靠的，這個(gè)小軟件幫我發(fā)現(xiàn)和解決過很多實(shí)際模擬電路中遇到的問題。這個(gè)軟件比較小，有比較長的歷史，也比較成熟，很容易上手。建議電子初入門的同學(xué)還是熟悉一下。）因?yàn)橹魂P(guān)注下降沿，所以簡單的構(gòu)建下面一個(gè)電路。起初輸出高電平，10納秒后輸出低電平。為方便起見，高電平輸出設(shè)為3.3V，低電平是0V。（實(shí)際200M以上芯片IO電壓會(huì)比較低，多采用1.5－2.5V。）
標(biāo)簽： 分
上傳時(shí)間： 2013-10-17
上傳用戶：zhishenglu
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-11-06
上傳用戶：smallfish
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-10-13
上傳用戶：lml1234lml
源代碼\用動(dòng)態(tài)規(guī)劃算法計(jì)算序列關(guān)系個(gè)數(shù) 用關(guān)系"<"和"="將3個(gè)數(shù)a，b，c依次序排列時(shí)，有13種不同的序列關(guān)系： a=b=c,a=b<c,a<b=v,a<b<c,a<c<b a=c<b,b<a=c,b<a<c,b<c<a,b=c<a c<a=b,c<a<b,c<b<a 若要將n個(gè)數(shù)依序列，設(shè)計(jì)一個(gè)動(dòng)態(tài)規(guī)劃算法，計(jì)算出有多少種不同的序列關(guān)系， 要求算法只占用O(n),只耗時(shí)O(n*n).
標(biāo)簽： lt 源代碼 動(dòng)態(tài)規(guī)劃 序列
上傳時(shí)間： 2013-12-26
上傳用戶：siguazgb
電力系統(tǒng)在臺穩(wěn)定計(jì)算式電力系統(tǒng)不正常運(yùn)行方式的一種計(jì)算。它的任務(wù)是已知電力系統(tǒng)某一正常運(yùn)行狀態(tài)和受到某種擾動(dòng)，計(jì)算電力系統(tǒng)所有發(fā)電機(jī)能否同步運(yùn)行 1運(yùn)行說明： 請輸入初始功率S0，形如a+bi 請輸入無限大系統(tǒng)母線電壓V0 請輸入系統(tǒng)等值電抗矩陣B 矩陣B有以下元素組成的行矩陣 1正常運(yùn)行時(shí)的系統(tǒng)直軸等值電抗Xd 2故障運(yùn)行時(shí)的系統(tǒng)直軸等值電抗X d 3故障切除后的系統(tǒng)直軸等值電抗 請輸入慣性時(shí)間常數(shù)Tj 請輸入時(shí)段數(shù)N 請輸入哪個(gè)時(shí)段發(fā)生故障Ni 請輸入每時(shí)段間隔的時(shí)間dt
標(biāo)簽： 電力系統(tǒng) 正 計(jì)算 運(yùn)行
上傳時(shí)間： 2015-06-13
上傳用戶：it男一枚
編程序，按如下要求來求解n元一次線性方程組（假設(shè)方程組具有唯一解）。 （1）方程個(gè)數(shù)n之值由用戶通過鍵盤輸入； （2）方程組存放在“增廣矩陣”A之中，而n行n+1列的A存儲空間通過new來動(dòng)態(tài)分配，且A的各元素值也由用戶通過鍵盤輸入； （3）方程組的解存放于“向量”B之中，而具有n個(gè)元素的B存儲空間也通過new來動(dòng)態(tài)分配。
標(biāo)簽： 編程
上傳時(shí)間： 2014-11-06
上傳用戶：cjl42111
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
