<input id="yuq2s"></input>
基于低噪聲放大器（LNA）的噪聲系數(shù)和駐波比之間的矛盾，本文采用安捷倫公司的ATF54143晶體管計(jì)了一款工作于890~960 MHz平衡式低噪聲放大器。該設(shè)計(jì)分為兩部分：3 dB 90°相移定向耦合器和并聯(lián)的低噪聲放大器。本文中首先介紹LNA相關(guān)理論，然后通過安捷倫公司的ADS仿真軟件進(jìn)行電路仿真，仿真結(jié)果滿足設(shè)計(jì)要求，達(dá)到了低噪聲系數(shù)和良好地駐波比要求。此文也為后面電路的設(shè)計(jì)和調(diào)試提供了理論支持。
標(biāo)簽： 54143 ATF 平衡式 低噪聲放大器
上傳時(shí)間： 2013-11-02
上傳用戶：410805624
高頻電子線路
上傳時(shí)間： 2013-11-05
上傳用戶：tom_man2008
介紹了MSK信號(hào)的優(yōu)點(diǎn)，并分析了其實(shí)現(xiàn)原理，提出一種MSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案；采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)分成串/并變換器、差分編碼器、數(shù)控振蕩器、移相器、乘法電路和加法電路等6大模塊，重點(diǎn)論述了串/并變換、差分編碼、數(shù)控振蕩器的實(shí)現(xiàn)，用原理圖輸入、VHDL語(yǔ)言設(shè)計(jì)相結(jié)合的多種設(shè)計(jì)方法，分別實(shí)現(xiàn)了各模塊的具體設(shè)計(jì)，并給出了其在QuartusII環(huán)境下的仿真結(jié)果。結(jié)果表明，基于FPGA的MSK調(diào)制器，設(shè)計(jì)簡(jiǎn)單，便于修改和調(diào)試，性能穩(wěn)定。
標(biāo)簽： FPGA MSK 制器設(shè)計(jì)
上傳時(shí)間： 2013-11-23
上傳用戶：dvfeng
定點(diǎn)乘法器設(shè)計(jì)(中文) 運(yùn)算符： + 對(duì)其兩邊的數(shù)據(jù)作加法操作; A + B - 從左邊的數(shù)據(jù)中減去右邊的數(shù)據(jù); A - B - 對(duì)跟在其后的數(shù)據(jù)作取補(bǔ)操作，即用0減去跟在其后的數(shù)據(jù); - B * 對(duì)其兩邊的數(shù)據(jù)作乘法操作; A * B & 對(duì)其兩邊的數(shù)據(jù)按位作與操作; A & B # 對(duì)其兩邊的數(shù)據(jù)按位作或操作; A # B @ 對(duì)其兩邊的數(shù)據(jù)按位作異或操作; A @ B ~ 對(duì)跟在其后的數(shù)據(jù)作按位取反操作; ~ B << 以右邊的數(shù)據(jù)為移位量將左邊的數(shù)據(jù)左移; A << B $ 將其兩邊的數(shù)據(jù)按從左至右順序拼接; A $ B
標(biāo)簽： 定點(diǎn) 乘法器設(shè)計(jì)
上傳時(shí)間： 2013-12-17
上傳用戶：trepb001
負(fù)反饋放大電路之所以能夠產(chǎn)生自激振蕩，是因?yàn)樵诜糯箅娐分写嬖?RC 環(huán)節(jié)。于是在放大電路的高頻或低頻段會(huì)產(chǎn)生附加相移DjAF ，如DjAF的足夠大，使負(fù)反饋?zhàn)兂烧答仭?/p>
上傳時(shí)間： 2014-01-26
上傳用戶：lizhen9880
提出了一種改進(jìn)的基于直接頻率合成技術(shù)（DDS）的任意波形發(fā)生器在現(xiàn)場(chǎng)可編程門陣列（FPGA）上的實(shí)現(xiàn)方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數(shù)據(jù)寫入片外存儲(chǔ)器，當(dāng)調(diào)用時(shí)再將相應(yīng)的數(shù)據(jù)移入FPGA的片上RAM，取代分區(qū)塊的將所有類型波形數(shù)據(jù)同時(shí)存儲(chǔ)在片上RAM中的傳統(tǒng)方法；再利用正弦波和三角波的波形在4個(gè)象限的對(duì)稱性以及鋸齒波的線性特性，通過硬件反相器對(duì)波形數(shù)據(jù)和尋址地址值進(jìn)行處理，實(shí)現(xiàn)了以1/4的數(shù)據(jù)量還原出精度不變的模擬信號(hào)，從而將整體的存儲(chǔ)量減小為原始設(shè)計(jì)方案的5%。經(jīng)驗(yàn)證，這種改進(jìn)方法正確可行，能夠大大降低開發(fā)成本。
標(biāo)簽： DDS ROM 任意波形發(fā)生器
上傳時(shí)間： 2013-12-25
上傳用戶：日光微瀾
電路板級(jí)的電磁兼容設(shè)計(jì):本應(yīng)用文檔從元件選擇、電路設(shè)計(jì)和印制電路板的布線等幾個(gè)方面討論了電路板級(jí)的電磁兼容性（EMC）設(shè)計(jì)。本文從以下幾個(gè)部分進(jìn)行論述：第一部分：電磁兼容性的概述第二部分：元件選擇和電路設(shè)計(jì)技術(shù)第三部分：印制電路板的布線技術(shù)附錄A：電磁兼容性的術(shù)語(yǔ)附錄B：抗干擾的測(cè)量標(biāo)準(zhǔn)第一部分 — 電磁干擾和兼容性的概述電磁干擾是現(xiàn)代電路工業(yè)面對(duì)的一個(gè)主要問題。為了克服干擾，電路設(shè)計(jì)者不得不移走干擾源，或設(shè)法保護(hù)電路不受干擾。其目的都是為了使電路按照預(yù)期的目標(biāo)來(lái)工作——即達(dá)到電磁兼容性。通常，僅僅實(shí)現(xiàn)板級(jí)的電磁兼容性這還不夠。雖然電路是在板級(jí)工作的，但是它會(huì)對(duì)系統(tǒng)的其它部分輻射出噪聲，從而產(chǎn)生系統(tǒng)級(jí)的問題。另外，系統(tǒng)級(jí)或是設(shè)備級(jí)的電磁兼容性必須要滿足某種輻射標(biāo)準(zhǔn)，這樣才不會(huì)影響其他設(shè)備或裝置的正常工作。許多發(fā)達(dá)國(guó)家對(duì)電子設(shè)備和儀器有嚴(yán)格的電磁兼容性標(biāo)準(zhǔn)；為了適應(yīng)這個(gè)要求，設(shè)計(jì)者必須從板級(jí)設(shè)計(jì)開始就考慮抑制電子干擾。
標(biāo)簽： 電路 板級(jí) 電磁兼容設(shè)計(jì)
上傳時(shí)間： 2013-10-12
上傳用戶：xiaoyaa
零電壓開關(guān)控制的DC/DC變換器在中大功率應(yīng)用場(chǎng)合受到越來(lái)越多的關(guān)注，并被廣泛地應(yīng)用到工程中，其可靠性受到人們的重視。本文介紹了零電壓開關(guān)控制的原理和現(xiàn)在較為常用的零電壓開關(guān)控制芯片UCC3895芯片，并用該芯片完成一臺(tái)15V/48V的DC/DC變換器設(shè)計(jì)，給出了電路主要參數(shù)的設(shè)計(jì)和初步的實(shí)驗(yàn)結(jié)果。
標(biāo)簽： DCDC 移相全橋 變換器 應(yīng)用研究
上傳時(shí)間： 2013-11-05
上傳用戶：devin_zhong
凌力爾特公司提供了一個(gè)規(guī)模龐大且不斷成長(zhǎng)的高電壓 DC/DC 轉(zhuǎn)換器繫列，這些器件是專為驅(qū)動(dòng)高功率 LED 而設(shè)計(jì)的。
標(biāo)簽： LED 高電壓 降壓型轉(zhuǎn)換器 驅(qū)動(dòng)高功率
上傳時(shí)間： 2013-11-12
上傳用戶：playboys0
反激式轉(zhuǎn)換器通常應(yīng)用於具有多個(gè)輸出電壓並要求中低輸出功率的電源。配合采用一個(gè)反激式轉(zhuǎn)換器，多輸出僅增加極少的成本或復(fù)雜度––– 每個(gè)額外的輸出僅要求另一個(gè)變壓器繞組、整流器和輸出濾波電容器。
標(biāo)簽： 反激式控制器 輸出 調(diào)節(jié) 性能
上傳時(shí)間： 2013-11-22
上傳用戶：3294322651
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<input id="4om22"></input>
