UHF(Ultra High Frequency，超高頻)RFID(Radio Frequency Identification，射頻身份識別)技術是近幾年剛剛開始興起并得到迅速推廣應用的一門新技術。該技術已被廣泛應用于工業(yè)自動化、商業(yè)自動化、交通運輸控制管理等眾多領域。但是，基于超高頻頻段讀寫器的研制在我國尚處于起步階段，傳統(tǒng)的超高頻讀寫器都是在單片機的基礎上實現(xiàn)的，這類讀寫器很難實現(xiàn)復雜的多任務功能；隨著經(jīng)濟的飛速發(fā)展，能夠與網(wǎng)絡互聯(lián)并且?guī)в胁僮飨到y(tǒng)的超高頻讀寫器越來越受人們的青睞與追求。針對這些問題，本文設計并實現(xiàn)了一種基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器，主要內容有： (1)分析了射頻識別技術的發(fā)展歷程和前景，以嵌入式技術為研究背景，結合軟硬件開發(fā)平臺，給出了一種基于ARM和Linux的超高頻讀寫器設計思路，指出了選題研究的目的和意義。 (2)闡述了超高頻讀寫器的原理及其應用，分析了讀寫器和標簽之間進行數(shù)據(jù)傳輸時所用到的相關技術；在給出超高頻讀寫器主要技術性能指標及功能要求的基礎上給出了基于ARMS3C2410和Linux超高頻讀寫器系統(tǒng)的總體設計，同時對系統(tǒng)構建過程中所用到的軟硬件進行了器件選型。 (3)實現(xiàn)了超高頻讀寫器系統(tǒng)硬件電路的模塊設計，主要包括主控電路模塊、存儲電路模塊、電源模塊、以太網(wǎng)模塊、液晶顯示模塊以及射頻收發(fā)模塊；闡述了各模塊的組成原理與實現(xiàn)方法，完成了硬件電路的原理圖繪制及PCB制板。 (4)根據(jù)系統(tǒng)的軟件需求，構建了一個進行嵌入式開發(fā)所需的軟件平臺。建立了交叉編譯環(huán)境以及NFS開發(fā)調試環(huán)境；移植了系統(tǒng)啟動所需的引導程序bootloader；實現(xiàn)了嵌入式Linux操作系統(tǒng)內核、文件系統(tǒng)的配置與移植；給出了Linux系統(tǒng)下典型設備(觸摸屏、網(wǎng)絡接口、LCD)驅動程序的移植方法。 (5)結合實驗測試環(huán)境，對超高頻讀寫器輸出功率，讀寫器發(fā)送命令以及標簽應答波形進行了測試與分析；對讀寫器的整機性能進行了聯(lián)機測試，給出了讀寫器系統(tǒng)的實際運行效果圖，同時對測試結果進行了總結。 實際應用結果表明，基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器能夠實現(xiàn)接入網(wǎng)絡的功能，其讀寫速度、識別率以及識別距離等技術性能指標均達到或優(yōu)于設計標準要求，該讀寫器在與PC機連接的情況下能進行數(shù)據(jù)處理，樣機系統(tǒng)運行穩(wěn)定可靠，達到了預期的設計目標。
上傳時間： 2013-07-25
上傳用戶：saharawalker
該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設計應用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設計采用無逆BM算法,并利用串行方式來實現(xiàn),不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現(xiàn),大大的降低了硬件實現(xiàn)的復雜度,并且因為在硬件實現(xiàn)上,采用了3級流水線(pipe-line)的處理結構.RS編碼器的設計中,利用有限域常數(shù)乘法器的特性對編碼電路進行優(yōu)化.這些技術的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時間： 2013-08-05
上傳用戶：BOBOniu
隨著信息社會的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實時處理數(shù)據(jù)方面，對處理設備的要求是非常高的。為滿足這些要求，實時快速的各種CPU、處理板應運而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設備通訊，同時也要進行內部的數(shù)據(jù)交換，于是板卡的接口設備調試與內部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內部數(shù)據(jù)通道的設計。 本文首先介紹了通用信號處理板的應用開發(fā)背景，包括此類板卡使用的處理芯片、板上設備、發(fā)展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。 其次，介紹了PCI接口的有關規(guī)范，給出了通用信號處理板與CPCI的J1口的設計時序；介紹了DDR存儲器的概況、電平標準以及功能寄存器，并給出了與DDR．存儲器接口的設計時序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關概況，設計了板卡與DSP的接口時序。 再次，介紹了Altera公司FPGA的程序設計流程，并使用VHDL語言編程完成各個模塊之間的數(shù)據(jù)傳遞，并重點介紹了DDR控制核的編寫。 再次，介紹了WDM驅動程序的結構，程序設計方法等。 最后，通過從工控機向通用信號處理板寫連續(xù)遞增的數(shù)據(jù)驗證了整個系統(tǒng)已經(jīng)正常工作。實現(xiàn)了信號處理板內部數(shù)據(jù)通道設計以及與外部接口的通訊；并且還提到了對此設計以后地完善與發(fā)展。 本文所作的工作如下： 1、設計完成了處理板各接口時序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內部的數(shù)據(jù)通道的設計，使數(shù)據(jù)可以從CPCI準確的傳送到DSP進行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅動程序的編寫。
標簽： FPGA 高速并行 信號處理板 數(shù)據(jù)接口
上傳時間： 2013-06-30
上傳用戶：唐僧他不信佛
按照公安部規(guī)定，我國從 2004 年開始換發(fā)第二代居民身份證，預計到 2008 年基本完成第二代居民身份證的換發(fā)工作。第二代身份證與第一代身份證最大的區(qū)別在于：它的內部嵌入了一枚指甲蓋大小的非接觸式 IC 芯片，該芯片內存儲有姓名、性別等9項信息。本課題設計出一款基于 ARM 和 GPRS 技術的第二代身份證無線手持閱讀器，該閱讀器能讀出第二代身份證內 IC 卡信息，并可通過 GPRS 網(wǎng)絡將信息進行無線傳輸。 本文以該閱讀器的設計為主線，論述的主要內容如下： 1．介紹了課題背景及意義。全國 9 億第二代身份證的換發(fā)，必然帶來各行業(yè)對閱讀器的大量需求，而現(xiàn)有閱讀器的弊端促使了對閱讀器做更深入的研究。 2．介紹了相關概念及技術，包括：無線射頻識別技術、ISO/IEC14443 協(xié)議、嵌入式系統(tǒng)、ARM、GPRS技術等。 3．詳細介紹了該閱讀器的硬件設計方法，并給出主要硬件模塊電路原理圖及其 PCB 板設計方法，同時也簡單介紹了硬件的焊接和調試過程。 4．詳細介紹了該閱讀器的軟件設計方法，包括：讀卡模塊驅動程序、GPRS 模塊驅動程序、人機對話模塊驅動程序、I/O 口驅動程序的流程圖和部分代碼。 5．為使該閱讀器安全可靠地運行，對閱讀器進行了各種功能測試，包括：讀卡功能、GPRS 數(shù)據(jù)傳輸功能、人機接口功能。 通過功能測試，該閱讀器能準確讀取第二代身份證內信息并通過GPRS 網(wǎng)絡成功將信息發(fā)送出去。該閱讀器與市面上現(xiàn)有的閱讀器相比，具有可脫機操作、無線傳輸、小巧靈便的優(yōu)點。由于該閱讀器軟件采用模塊化的設計方法，可以方便移植到其他非接觸卡閱讀器中，因此本閱讀器具有非常廣泛的應用前景。
上傳時間： 2013-06-10
上傳用戶：爺?shù)臍赓|
ARM微處理器的應用已經(jīng)遍及工業(yè)控制、消費類電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡系統(tǒng)、無線系統(tǒng)等各類產(chǎn)品市場，占領了32位RISC微處理器75％以上的市場份額。 本文設計的基于JTAG接口的ARM編程器，以ARM微處理器作為CPU，利用其JTAG接口對Flash在線編程的技術，給以ARM為內核的應用板(數(shù)控系統(tǒng)硬件平臺)進行快速軟件升級。在分析相關技術的基礎上，給出了系統(tǒng)的總體設計方案，設計了系統(tǒng)的硬件和軟件。 首先詳細分析了JTAG技術、USB技術和Modem通信原理。編程器以USB口和RS-232口作為通信接口，以JTAG接口作為調試接口和編程接口。 其次，在分析編程器需求的基礎上，給出了系統(tǒng)的總體設計方案，選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片，擴展了JTAG接口、USB接口、Modem接口，同時又構造出了一個JTAG接口。該芯片具有SPI總線，采用與SPI兼容的外部Flash作為存儲器。編程器軟件在ADS集成開發(fā)環(huán)境下開發(fā)調試。 最后，對編程器技術實現(xiàn)上的不足作了分析和編程器設計的不完善之處作了總結，并對編程器的發(fā)展趨勢作了探討和展望。
上傳時間： 2013-06-16
上傳用戶：mylinden
文章開篇提出了開發(fā)背景。認為現(xiàn)在所廣泛應用的開關電源都是基于傳統(tǒng)的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產(chǎn)品，同時幾乎沒有通用性和可移植性。在電子技術飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關電源已經(jīng)很難跟上時代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關電源的控制部分的智能化、零件的共通化、電源的動作狀態(tài)的遠距離監(jiān)測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號處理新技術，數(shù)字化開關電源有著廣闊的發(fā)展空間。 在數(shù)字化領域的今天，最后一個沒有數(shù)字化的堡壘就是電源領域。近年來，數(shù)字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關電源占了世界市場的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內容是在傳統(tǒng)開關電源模擬調節(jié)器的基礎上，提出了一種新的數(shù)字化調節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調節(jié)器。論文對系統(tǒng)方案和電路進行了較為具體的設計，并通過測試取得了預期結果。測試證明該方案能夠適合本行業(yè)時代發(fā)展的步伐，使系統(tǒng)電路更簡單，精度更高，通用性更強。同時該方案也可用于相關領域。 本文首先分析了國內外開關電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關電源的意義。然后提出了數(shù)字化開關電源的總體設計框圖和實現(xiàn)方案，并與傳統(tǒng)的開關電源做了較為詳細的比較。本論文的設計方案是采用DSP技術和FPGA技術來做數(shù)字化PID調節(jié)，通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調節(jié)器，使電路更簡單，精度更高，通用性更強。傳統(tǒng)的模擬開關電源是將電流電壓反饋信號做PID調節(jié)后--分立元器件構成，采用專用脈寬調制芯片實現(xiàn)PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調節(jié)器和電壓調節(jié)器的反相輸入端，用來實現(xiàn)閉環(huán)控制。同時用來保證系統(tǒng)的穩(wěn)定性及實現(xiàn)系統(tǒng)的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次，文章對各個模塊從理論和實際的上都做了仔細的分析和設計，并給出了具體的電路圖，同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環(huán)境開關量檢測、環(huán)境開關量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數(shù)字低通濾波。由于整個系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調節(jié)，從而產(chǎn)生PWM波來控制逆變橋的開關速率，從而達到閉環(huán)控制的目的。 最后，對數(shù)字化開關電源和模擬開關電源做了對比測試，得出了預期結論。同時也提出了一些需要改進的地方，認為該方案在其他相關行業(yè)中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間，這些零件的參數(shù)值還會隨著使用時間、溫度和其它環(huán)境條件的改變而變動并對系統(tǒng)穩(wěn)定性和響應能力造成負面影響。數(shù)字電源則剛好相反，同時數(shù)字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發(fā)成本與風險。在當前對產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數(shù)字化電源，系統(tǒng)還有值得改進的地方，比如改進主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測控等技術領域，將數(shù)字PID算法與電力電子技術、通信技術等有機地結合了起來。本系統(tǒng)的設計方案不僅可以用在電源控制器上，只要是相關的領域都可以采用。
上傳時間： 2013-06-21
上傳用戶：498732662
在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點，數(shù)字控制可以實現(xiàn)復雜的控制策略，同時大大提高系統(tǒng)的可靠性和靈活性，并易于實現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動領域，DC/DC變換器由于其開關頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點，近年來在數(shù)字控制領域受到越來越多的關注。基于FPGA的DC/DC變換器是電力電子領域重要的研究方向之一。本文研究了同步Buck變換器的建模、設計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關電源，提出并分析了混雜模型設計方案，然后進行了控制器設計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結果。論文還著重論述了開關電源的數(shù)字控制器部分，數(shù)字控制器一般由三個主要功能模塊組成：模數(shù)轉換器、數(shù)字脈寬調制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補償器。文中重點研究了DPWM和數(shù)字補償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設計了兩種數(shù)字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統(tǒng)性能的目的。 設計完成后，作者使用ISE 9.1i軟件進行了FPGA實現(xiàn)的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設計，采用32MHz的硬件晶振實現(xiàn)了11-bit的DPWM分辨率，開關頻率達到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實驗結果。
上傳時間： 2013-07-23
上傳用戶：kristycreasy
本文設計和實現(xiàn)了基于FPGA的數(shù)字下變頻器DDC，用于寬帶數(shù)字中頻軟件無線電接收機中。采用自上向下的模塊化設計方法，將DDC的功能劃分為基本單元，實現(xiàn)這些功能模塊并組成模塊庫。在具體應用時，優(yōu)化配置各個模塊來滿足具體無線通信系統(tǒng)性能的要求。這樣做比傳統(tǒng)ASIC數(shù)字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設計需求。 首先闡述了軟件無線電中關鍵的數(shù)字信號處理技術，包括中頻處理中的下變頻技術、抽取技術以及帶通采樣技術。利用MATLAB的Simulink完成了對系統(tǒng)的設計與仿真，驗證了設計的正確性。之后用QuartusII進行了基于FPGA抽取濾波器和NCO等關鍵模塊的設計，編譯后進行了時序仿真，最后在PCB板上實現(xiàn)了實際電路并應用于工程項目中。
標簽： FPGA 數(shù)字下變頻
上傳時間： 2013-08-05
上傳用戶：lishuoshi1996
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯能力，如使用差錯控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界的一個里程碑。 然而，Turbo碼迭代譯碼復雜度大，導致其譯碼延時大，故而在工程中的應用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺上實現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現(xiàn)的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結果表明，本文所實現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現(xiàn)相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現(xiàn)，分別介紹了編碼器和譯碼器的RTL設計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構，使用SOC架構處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構。第四章介紹了FPGA系統(tǒng)開發(fā)板設計與調試的一些工作。最后一章為本文總結及其展望。
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
隨著人們對無線通信需求和質量的要求越來越高，無線通信設備的研發(fā)也變得越來越復雜，系統(tǒng)測試在整個設備研發(fā)過程中所占的比重也越來越大。為了能夠盡快縮短研發(fā)周期，測試人員需要在實驗室模擬出無線信道的各種傳播特性，以便對所設計的系統(tǒng)進行調試與測試。無線信道仿真器是進行無線通信系統(tǒng)硬件調試與測試不可或缺的儀器之一。 本文設計的無線信道仿真器是以Clarke信道模型為參考，采用基于Jakes模型的改進算法，使用Altera公司的StratixⅡ EP2S180模擬實現(xiàn)了頻率選擇性衰落信道。信道仿真器實現(xiàn)了四根天線數(shù)據(jù)的上行接收，每根天線由八條可分辨路徑，每條可分辨路徑由64個反射體構成，每根天線可分辨路徑和反射體的數(shù)目可以獨立配置。通過對每個反射體初始角度和初始相位的設置，并且保證反射體的角度和相位是均勻分布的隨機數(shù)，可以使得同一條路徑不同反射體之間的非相關特性，得到的多徑傳播信道是一個離散的廣義平穩(wěn)非相關散射模型(WSSUS)。無線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境，上行數(shù)據(jù)由后臺產(chǎn)生后儲存在單板上的SDRAM中。啟動測試之后，上行數(shù)據(jù)在CPU的控制下通過信道仿真器，然后送達基帶處理板解調，最后測試數(shù)據(jù)的誤碼率和誤塊率，從而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141協(xié)議中對通信設備測試的要求和無線信道自身的特點，完成了對無線信道仿真器系統(tǒng)設計方案的吸收和修改。 其次，針對FPGA內部資源結構，研究了信道仿真器FPGA實現(xiàn)過程中的困難和資源的消耗，進行了模塊劃分。主要完成了時延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發(fā)、仿真、綜合和板上調試；完成了FPGA和后臺軟件的聯(lián)合調試；完成了兩天線到四天線的改版工作，使FPGA內部的工作頻率翻了一倍，大幅降低了FPGA資源的消耗。 最后，在完成無線信道仿真器的硬件設計之后，對無線信道仿真器的測試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進行，即在數(shù)據(jù)誤塊率(BLER)一定的情況下，對不同信道傳播環(huán)境和不同傳輸業(yè)務下的信噪比(Eb/No)進行測試，單天線和多天線的測試結果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。
上傳時間： 2013-04-24
上傳用戶：小楊高1
