所謂的Busybox乃是將一些常用的Unix指令及小程式適當的刪減其功能並整合在一個執行檔Busybox中，這麼做的原因是因為在大部份嵌入式系統通常不具備很大的記憶體，因此ramdisk也不能太大，而為了在有限的資源下能使用大部份的Unix指令及常用的小程式，有一群人開始試著將這些程式刪減整合成單一執行檔，稱為Busybox
上傳時間： 2014-12-20
上傳用戶：hjshhyy
利用驅動來隱藏進程，達到秘密潛入系統的目的。這只是個簡單的源碼修改下可以利用
上傳時間： 2016-08-18
上傳用戶：pompey
這是compiere2的官方沒問題版本～我在fedora10上安裝正確無誤～不會出現錯誤訊息 ～不過我發現compiere他自己本身有自己專屬的網站server～所以有架設網站的網友們～ 可能要斟酌一下～最好把他獨立開來比較好～= =～我發現他挺消耗系統資源的～
標簽： compiere2 compiere fedora server
上傳時間： 2014-12-04
上傳用戶：yy541071797
演算法是指利用電腦解決問題所需要的具體方法和步驟。本書介紹電腦科學中重要的演算法及其分析與設計技術，熟知這些演算法，才能有效的使役電腦為我們服務。
上傳時間： 2017-06-09
上傳用戶：爺的氣質
計算4個股票中一年內每天的最大最大最小差值的源碼，自己修改下可以利用
上傳時間： 2017-07-25
上傳用戶：dave520l
許多電信和計算應用都需要一個能夠從非常低輸入電壓獲得工作電源的高效率降壓型 DC/DC 轉換器。高輸出功率同步控制器 LT3740 就是這些應用的理想選擇，該器件能把 2.2V 至 22V 的輸入電源轉換為低至 0.8V 的輸出，並提供 2A 至 20A 的負載電流。其應用包括分布式電源繫統、負載點調節和邏輯電源轉換。
上傳時間： 2013-12-30
上傳用戶：arnold
在電源設計中，工程人員時常會面臨控制 IC 驅動電流不足的問題，或者因為閘極驅動損耗導致控制 IC 功耗過大。為解決這些問題，工程人員通常會採用外部驅動器。目前許多半導體廠商都有現成的 MOSFET 積體電路驅動器解決方案，但因為成本考量，工程師往往會選擇比較低價的獨立元件。
上傳時間： 2013-11-19
上傳用戶：阿譚電器工作室
AVR mega128開發板 聯系 楊迪 15336417867 0531-55508458 QQ：1347978253 http://www.easyele.cn 產品概述:AVR mega128開發板是AVRVi開發的基于Atmega128單片機的綜合學習開發系統，板載學習資源，集成JTAG仿真器和ISP下載功能，核心板可拆卸獨立使用，是你學習AVR單片機，參加各類電子設計競賽，快速搭建產品的不二選擇。AVR mega128開發板亦可以作為單片機培訓，高校實驗室，課程設計等的實驗器材。為了更好的支持客戶的學習和開發，此開發板板通訊接口升級為USB接口，方便計算機沒有串口的朋友，學習起來更加簡捷。貨號：EasyAVRM128SK-A 規格： 套 重量：300克 單價498/套。 參數特色： 1.采用核心板和主板分離的形式，在系統的學習之后，可以把核心板直接用于產品中，快速搭建系統。 2.開發板上集成了AVR JTAG ICE仿真器和AVR ISP編程器，超高性價比。 3.您只需要再擁有一臺計算機，而不需要購買仿真器和編程器就可以學習開發了。 4.信號調理電路，輸入0～10V，軌至軌信號調理。 5.系統資源適中，性價比高。 6.豐富的學習資源，完善的產品支持。 7.EasyAVR教給你從開發環境建立，軟件編譯，到下載，傳真，硬件設計等一系列電子工程師必備的技能，真正學以致用。 AVR mega128開發板板上資源： M128 所有引腳引出，可以利用杜邦頭很方便的進行接插擴展，標準2.54針距，可以直接插在萬用板上使用，便于進行實驗 m128 DB Core 自帶5V、3V3 雙路電源穩壓 m128 DB Core 外部晶振多種選擇，既可以使用板上已經焊接好的14.7456M的晶振，也可以自己根據自己的需求擴展，晶振的切換通過跳線實現m128 DB Core 帶有JTAG ISP 標準接口 m128 DB Core 自帶一路標準RS232－TTL轉換電路，方便實現串口通信 AVR mega128 開發板底板：板載JTAG 仿真器 板載STK500 下載內核 2路獨立可調的信號調理電路，可控增益G=0.1-10 2路RS232 串行接口 1路RS485 接口 8 路LED 顯示 4 位動態7 段數碼管，利用74HC595進行驅動 4 位獨立按鍵 板載IIC 總線PCF8563 實時鐘芯片 板載IIC 總線EEPROM AT24c01 1 路有源蜂鳴器 1 路18B20 溫度傳感器接口，支持單總線器件。(12820可選：10元每個) 1602LCD 接口(送1602液晶) 12232、12864 LCD 接口(LCD12864可選：80元每個) 想找一份好工作嗎？ 你想成為一名電子設計工程師嗎？ 你對電子設計有濃厚興趣，而沒有工具嗎？ 看了很久的程序方面的書籍，卻沒有實踐的機會嗎？ 需要開發產品，想快速入門？ 想參加電子設計大賽，機器人大賽嗎？ 這個性價比高的專業工具是你的不二選擇，它不僅僅是一個AVR mega128 開發板，他還是一個強大的開發工具，通過它進行學習后，對電子產品的設計有進一步的認知，建立起學習ARM，DSP，FPGA的良好基礎。AVR mega128 開發板集成了AVR學習板，AVR開發板，AVR編程器，AVR仿真器，AVR核心板的功能，并且可以分開獨立使用。 銷售清單： 1、調試好的AVR mega128開發板一塊(板載JTAG ISP 二合一，已經寫入自檢程序) 2、ATmega128核心板一塊 3、USB供電線一條 4、標準串口(RS232)通訊線纜一條 5、資料光盤一張 6、使用說明書（實驗講義）一本 7、保修卡即訂單清單一份 8、贈送LCD1602液晶一塊
上傳時間： 2013-11-10
上傳用戶：zm7516678
RS-232-C 是PC 機常用的串行接口,由于信號電平值較高,易損壞接口電路的芯片,與TTL電平不兼容故需使用電平轉換電路方能與TTL 電路連接。本產品(轉接器),可以實現任意電平下(0.8~15)的UART串行接口到RS-232-C/E接口的無源電平轉接, 使用非常方便可靠。 什么是RS-232-C 接口？采用RS-232-C 接口有何特點？傳輸電纜長度如何考慮？答： 計算機與計算機或計算機與終端之間的數據傳送可以采用串行通訊和并行通訊二種方式。由于串行通訊方式具有使用線路少、成本低，特別是在遠程傳輸時，避免了多條線路特性的不一致而被廣泛采用。 在串行通訊時，要求通訊雙方都采用一個標準接口，使不同 的設備可以方便地連接起來進行通訊。 RS-232-C接口（又稱 EIA RS-232-C）是目前最常用的一種串行通訊接口。它是在1970 年由美國電子工業協會（EIA）聯合貝爾系統、 調制解調器廠家及計算機終端生產廠家共同制定的用于串行通訊的標準。它的全名是“數據終端設備（DTE）和數據通訊設備（DCE）之間串行二進制數據交換接口技術標準”該標準規定采用一個25 個腳的 DB25 連接器，對連接器的每個引腳的信號內容加以規定，還對各種信號的電平加以規定。(1) 接口的信號內容實際上RS-232-C 的25 條引線中有許多是很少使用的，在計算機與終端通訊中一般只使用3-9 條引線。(2) 接口的電氣特性 在RS-232-C 中任何一條信號線的電壓均為負邏輯關系。即：邏輯“1”，-5— -15V；邏輯“0” +5— +15V 。噪聲容限為2V。即 要求接收器能識別低至+3V 的信號作為邏輯“0”，高到-3V的信號 作為邏輯“1”(3) 接口的物理結構 RS-232-C 接口連接器一般使用型號為DB-25 的25 芯插頭座,通常插頭在DCE 端,插座在DTE端. 一些設備與PC 機連接的RS-232-C 接口,因為不使用對方的傳送控制信號,只需三條接口線,即“發送數據”、“接收數據”和“信號地”。所以采用DB-9 的9 芯插頭座，傳輸線采用屏蔽雙絞線。(4) 傳輸電纜長度由RS-232C 標準規定在碼元畸變小于4%的情況下，傳輸電纜長度應為50 英尺，其實這個4%的碼元畸變是很保守的，在實際應用中，約有99%的用戶是按碼元畸變10-20%的范圍工作的，所以實際使用中最大距離會遠超過50 英尺，美國DEC 公司曾規定允許碼元畸變為10%而得出附表2 的實驗結果。其中1 號電纜為屏蔽電纜，型號為DECP.NO.9107723 內有三對雙絞線，每對由22# AWG 組成，其外覆以屏蔽網。2 號電纜為不帶屏蔽的電纜。 2. 什么是RS-485 接口？它比RS-232-C 接口相比有何特點？答： 由于RS-232-C 接口標準出現較早，難免有不足之處，主要有以下四點：（1） 接口的信號電平值較高，易損壞接口電路的芯片，又因為與TTL 電平不兼容故需使用電平轉換電路方能與TTL 電路連接。（2） 傳輸速率較低，在異步傳輸時，波特率為20Kbps。（3） 接口使用一根信號線和一根信號返回線而構成共地的傳輸形式， 這種共地傳輸容易產生共模干擾，所以抗噪聲干擾性弱。（4） 傳輸距離有限，最大傳輸距離標準值為50 英尺，實際上也只能 用在50 米左右。針對RS-232-C 的不足，于是就不斷出現了一些新的接口標準，RS-485 就是其中之一，它具有以下特點：1. RS-485 的電氣特性：邏輯“1”以兩線間的電壓差為+（2—6） V 表示；邏輯“0”以兩線間的電壓差為-（2—6）V 表示。接口信號電平比RS-232-C 降低了，就不易損壞接口電路的芯片， 且該電平與TTL 電平兼容，可方便與TTL 電路連接。2. RS-485 的數據最高傳輸速率為10Mbps3. RS-485 接口是采用平衡驅動器和差分接收器的組合，抗共模干能力增強，即抗噪聲干擾性好。4. RS-485 接口的最大傳輸距離標準值為4000 英尺，實際上可達 3000 米，另外RS-232-C接口在總線上只允許連接1 個收發器， 即單站能力。而RS-485 接口在總線上是允許連接多達128 個收發器。即具有多站能力,這樣用戶可以利用單一的RS-485 接口方便地建立起設備網絡。因RS-485 接口具有良好的抗噪聲干擾性，長的傳輸距離和多站能力等上述優點就使其成為首選的串行接口。 因為RS485 接口組成的半雙工網絡，一般只需二根連線，所以RS485接口均采用屏蔽雙絞線傳輸。 RS485 接口連接器采用DB-9 的9 芯插頭座，與智能終端RS485接口采用DB-9（孔），與鍵盤連接的鍵盤接口RS485 采用DB-9（針）。3. 采用RS485 接口時，傳輸電纜的長度如何考慮？答： 在使用RS485 接口時，對于特定的傳輸線經，從發生器到負載其數據信號傳輸所允許的最大電纜長度是數據信號速率的函數，這個 長度數據主要是受信號失真及噪聲等影響所限制。下圖所示的最大電纜長度與信號速率的關系曲線是使用24AWG 銅芯雙絞電話電纜（線 徑為0.51mm），線間旁路電容為52.5PF/M，終端負載電阻為100 歐 時所得出。（曲線引自GB11014-89 附錄A）。由圖中可知，當數據信 號速率降低到90Kbit/S 以下時，假定最大允許的信號損失為6dBV 時， 則電纜長度被限制在1200M。實際上，圖中的曲線是很保守的，在實 用時是完全可以取得比它大的電纜長度。 當使用不同線徑的電纜。則取得的最大電纜長度是不相同的。例 如：當數據信號速率為600Kbit/S 時，采用24AWG 電纜，由圖可知最 大電纜長度是200m，若采用19AWG 電纜（線徑為0。91mm）則電纜長 度將可以大于200m； 若采用28AWG 電纜（線徑為0。32mm）則電纜 長度只能小于200m。
上傳時間： 2013-10-11
上傳用戶：時代電子小智
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業95
