国产高清中文字幕在线,亚洲v国产v,亚洲奶大毛多的老太婆

通用基板

s3c2410系列ARM開發(fā)板的通用觸摸屏驅(qū)動源碼

s3c2410系列ARM開發(fā)板的通用觸摸屏驅(qū)動源碼

標(biāo)簽： s3c2410 ARM 開發(fā)板觸摸屏

上傳時間： 2013-12-15

上傳用戶：1101055045
卡巴斯基_KAV 26KIS_6.x 267.x通用破解器

卡巴斯基_KAV 26KIS_6.x 267.x通用破解器，可更新病毒庫

標(biāo)簽： KAV 267 KIS 26

上傳時間： 2013-12-14

上傳用戶：1427796291
合眾達(dá)開發(fā)板的基于dsp通用輸入輸出口（GPIO）源程序調(diào)試。

合眾達(dá)開發(fā)板的基于dsp通用輸入輸出口（GPIO）源程序調(diào)試。

標(biāo)簽： GPIO dsp 合眾達(dá) 開發(fā)板

上傳時間： 2014-11-23

上傳用戶：whenfly
鼎科通用板點(diǎn)屏定義

鼎科通用板點(diǎn)屏定義鼎科通用板點(diǎn)屏定義鼎科通用板點(diǎn)屏定義鼎科通用板點(diǎn)屏定義鼎科通用板點(diǎn)屏定義

標(biāo)簽： 鼎科通用板點(diǎn)屏定義

上傳時間： 2019-04-25

上傳用戶：lpmycs
32路繼電器輸出端子板(通用)

32路繼電器輸出端子板(通用).

標(biāo)簽： 繼電器

上傳時間： 2022-07-18

上傳用戶：
基于FPGA的通用實(shí)時信號處理系統(tǒng)的硬件設(shè)計(jì)與實(shí)現(xiàn).rar

近年來，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了快速的發(fā)展，F(xiàn)PGA不但解決了信號處理系統(tǒng)小型化、低功耗、高可靠性等問題，而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設(shè)計(jì)方式使其越來越多的取代ASIC的市場。傳統(tǒng)的通用信號處理系統(tǒng)使用DSP作為處理核心，系統(tǒng)的可重構(gòu)型不強(qiáng)，F(xiàn)PGA解決了這一問題，并且現(xiàn)有的FPGA中，多數(shù)已集成DSP模塊，結(jié)合FPGA較強(qiáng)的信號并行處理特性使其與DSP信號處理能力差距很小。因此，F(xiàn)PGA作為處理核心的通用信號處理系統(tǒng)具有很強(qiáng)的可實(shí)施性。 @@ 基于上述要求，作者設(shè)計(jì)和完成了一個基于多FPGA的通用實(shí)時信號處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲實(shí)時數(shù)據(jù)。作者通過全面的分析，設(shè)計(jì)了核心板、底板和應(yīng)用板分離系統(tǒng)架構(gòu)。該平臺能夠根據(jù)實(shí)際需求進(jìn)行靈活的搭配，核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號)技術(shù)，從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進(jìn)行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設(shè)計(jì)范疇，因此必須重視信號完整性的設(shè)計(jì)與分析問題，作者根據(jù)高速電路的設(shè)計(jì)慣例和軟件輔助設(shè)計(jì)的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎(chǔ)上，順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設(shè)計(jì)的重要環(huán)節(jié)，作者還在文中研究了在系統(tǒng)設(shè)計(jì)過程中出現(xiàn)的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲器接口設(shè)計(jì)決定本系統(tǒng)的使用性能，本文基于所選的FPGA芯片進(jìn)行了詳細(xì)的闡述和驗(yàn)證。并結(jié)合系統(tǒng)的核心板和底板，完成了應(yīng)用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設(shè)計(jì)工作，對其中的部分接口進(jìn)行了邏輯驗(yàn)證。 @@ 經(jīng)過測試，該通用的信號處理平臺具有實(shí)時性好、通用性強(qiáng)、可擴(kuò)展和可重構(gòu)等特點(diǎn)，能夠滿足當(dāng)前一些信號處理系統(tǒng)對高速、實(shí)時處理的要求，可以廣泛應(yīng)用于實(shí)時信號處理領(lǐng)域。通過本平臺的研究和開發(fā)工作，為進(jìn)一步研究和設(shè)計(jì)通用、實(shí)時信號處理系統(tǒng)打下了堅(jiān)實(shí)的基礎(chǔ)。 @@關(guān)鍵詞：通用實(shí)時信號處理；FPGA；信號完整性；DDR2；LVDS

標(biāo)簽： FPGA 實(shí)時信號處理系統(tǒng)

上傳時間： 2013-05-27

上傳用戶：qiaoyue
基于FPGA的通用數(shù)字化音頻處理平臺的研究與實(shí)現(xiàn).rar

目前對數(shù)字化音頻處理的具體實(shí)現(xiàn)主要集中在以DSP或?qū)Ｓ肁SIC芯片為核心的處理平臺的開發(fā)方面，存在著并行處理性能差，系統(tǒng)升級和在線配置不靈活等缺點(diǎn)。另一方面現(xiàn)有解決方案的設(shè)計(jì)主要集中于處理器芯片，而對于音頻編解碼芯片的關(guān)注度較低，而且沒有提出過從芯片層到PCB板層的完整設(shè)計(jì)思路。本文針對上述問題對數(shù)字化音頻處理平臺進(jìn)行了研究，主要內(nèi)容包括： 1、提出了基于FPGA的通用音頻處理平臺，該方案有別于現(xiàn)有的基于MCU、DSP和其它專用ASIC芯片的方案，論證了基于FPGA的音頻處理系統(tǒng)的結(jié)構(gòu)及設(shè)計(jì)工作流程，并對嵌入式音頻處理系統(tǒng)專門進(jìn)行了研究。 2、提出了從芯片層到PCB板層的完整設(shè)計(jì)思路，并將設(shè)計(jì)思路得以實(shí)現(xiàn)。完成了FPGA的設(shè)計(jì)及實(shí)現(xiàn)過程，包括：系統(tǒng)整體分析，設(shè)計(jì)流程分析，配置模塊和數(shù)據(jù)通信模塊的RTL實(shí)現(xiàn)等；解決了FPGA與音頻編解碼芯片TLV320AIC23B之間接口不匹配問題；給出配置和數(shù)據(jù)通信模塊的功能方框圖；從多個角度完善PCB板設(shè)計(jì)，給出了各個系統(tǒng)組成部分的詳細(xì)設(shè)計(jì)方案和硬件電路原理圖，并附有PCB圖。 3、建立了實(shí)驗(yàn)和分析環(huán)境，完成了各項(xiàng)實(shí)驗(yàn)和分析工作，主要包括：PCB板信號完整性分析和優(yōu)化，F(xiàn)PGA系統(tǒng)中各個功能模塊的實(shí)驗(yàn)與分析等。實(shí)驗(yàn)和分析結(jié)果論證了系統(tǒng)設(shè)計(jì)的合理性和實(shí)用性。本文的研究與實(shí)現(xiàn)工作通過實(shí)驗(yàn)和分析得到了驗(yàn)證。結(jié)果表明，本文提出的由FPGA和音頻編解碼芯片TLV320AIC23B組成的數(shù)字化音頻處理系統(tǒng)完全可以實(shí)現(xiàn)音頻信號的數(shù)字化處理，從而可以將FPGA在數(shù)字信號處理領(lǐng)域的優(yōu)點(diǎn)充分發(fā)揮于音頻信號處理領(lǐng)域。

標(biāo)簽： FPGA 通用數(shù)字處理平臺

上傳時間： 2013-04-24

上傳用戶：lanwei
基于FPGA的快速傅立葉變換.rar

隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理廣泛應(yīng)用于聲納、雷達(dá)、通訊語音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運(yùn)算效率。處理器一般要求具有高速度、高精度、大容量和實(shí)時處理的性能，而現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢。論文采用了在FPGA中實(shí)現(xiàn)FFT算法的方案。數(shù)字信號處理板的硬件電路設(shè)計(jì)是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上，根據(jù)實(shí)時處理的要求，給出了數(shù)字信號處理板的硬件設(shè)計(jì)方案并對硬件電路的實(shí)現(xiàn)進(jìn)行了分析和說明。依據(jù)數(shù)字系統(tǒng)的設(shè)計(jì)方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實(shí)現(xiàn)了1024點(diǎn)的FFT，接著對三種方法進(jìn)行了評估，得出了FPGA完全能滿足處理器的實(shí)時處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實(shí)現(xiàn)了設(shè)備的枚舉過程。

標(biāo)簽： FPGA 傅立葉變換

上傳時間： 2013-06-27

上傳用戶：a937518043
高速并行信號處理板數(shù)據(jù)接口與控制的FPGA設(shè)計(jì)

隨著信息社會的發(fā)展，人們要處理的各種信息總量變得越來越大，尤其在處理大數(shù)據(jù)量與實(shí)時處理數(shù)據(jù)方面，對處理設(shè)備的要求是非常高的。為滿足這些要求，實(shí)時快速的各種CPU、處理板應(yīng)運(yùn)而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時也要進(jìn)行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計(jì)。本文首先介紹了通用信號處理板的應(yīng)用開發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時說明了本人所作的主要工作。其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號處理板與CPCI的J1口的設(shè)計(jì)時序；介紹了DDR存儲器的概況、電平標(biāo)準(zhǔn)以及功能寄存器，并給出了與DDR．存儲器接口的設(shè)計(jì)時序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計(jì)了板卡與DSP的接口時序。再次，介紹了Altera公司FPGA的程序設(shè)計(jì)流程，并使用VHDL語言編程完成各個模塊之間的數(shù)據(jù)傳遞，并重點(diǎn)介紹了DDR控制核的編寫。再次，介紹了WDM驅(qū)動程序的結(jié)構(gòu)，程序設(shè)計(jì)方法等。最后，通過從工控機(jī)向通用信號處理板寫連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號處理板內(nèi)部數(shù)據(jù)通道設(shè)計(jì)以及與外部接口的通訊；并且還提到了對此設(shè)計(jì)以后地完善與發(fā)展。本文所作的工作如下： 1、設(shè)計(jì)完成了處理板各接口時序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計(jì)，使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理，并編寫了DSP的測試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫。 4、完成了PCI驅(qū)動程序的編寫。

標(biāo)簽： FPGA 高速并行信號處理板數(shù)據(jù)接口

上傳時間： 2013-06-30

上傳用戶：唐僧他不信佛
基于FPGA的快速傅立葉變換

隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理廣泛應(yīng)用于聲納、雷達(dá)、通訊語音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運(yùn)算效率。處理器一般要求具有高速度、高精度、大容量和實(shí)時處理的性能，而現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢。論文采用了在FPGA中實(shí)現(xiàn)FFT算法的方案。數(shù)字信號處理板的硬件電路設(shè)計(jì)是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上，根據(jù)實(shí)時處理的要求，給出了數(shù)字信號處理板的硬件設(shè)計(jì)方案并對硬件電路的實(shí)現(xiàn)進(jìn)行了分析和說明。依據(jù)數(shù)字系統(tǒng)的設(shè)計(jì)方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實(shí)現(xiàn)了1024點(diǎn)的FFT，接著對三種方法進(jìn)行了評估，得出了FPGA完全能滿足處理器的實(shí)時處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實(shí)現(xiàn)了設(shè)備的枚舉過程。

標(biāo)簽： FPGA 傅立葉變換

上傳時間： 2013-08-01

上傳用戶：Aidane