99久久99久久免费精品蜜臀,成人精品水蜜桃,美女av在线免费看

連接方式

理想二極管提供了針對電源布線錯誤的保護作用

高可用性繫統常常采用雙路饋送功率分配，旨在實現冗餘並增強系統的可靠性。“或”二極管把兩路電源一起連接在負載點上，最常用的是肖特基二極管，目的在於實現低損耗

標簽： 理想二極管保護電源布線錯誤

上傳時間： 2013-10-19

上傳用戶：BOBOniu
基于C8051F系列單片機的無線收發電路設計

基于幅移鍵控技術ASK（Amplitude-Shift Keying），以C8051F340單片機作為監測終端控制器，C8051F330D單片機作為探測節點控制器，采用半雙工的通信方式，通過監控終端和探測節點的無線收發電路，實現數據的雙向無線傳輸。收發電路采用直徑為0.8 mm的漆包線自行繞制成圓形空心線圈天線，天線直徑為（3.4±0.3）cm。試驗表明，探測節點與監測終端的通信距離為24 cm，通過橋接方式，節點收發功率為102 mW時，節點間的通信距離可達20 cm。與傳統無線收發模塊相比，該無線收發電路在受體積、功耗、成本限制的場合有廣闊的應用前景。 Abstract: Based on ASK technology and with the C8051F340 and C8051F330D MCU as the controller， using half-duplex communication mode， this paper achieves bi-directional data transfer. Transceiver circuit constituted by enameled wire which diameter is 0.8mm and wound into a diameter （3.4±0.3） cm circular hollow coil antenna. Tests show that the communication distance between detection and monitoring of the terminal is 24cm，the distance is up to 20cm between two nodes when using the manner of bridging and the node transceiver power is 102mW. Compared with the conventional wireless transceiver modules， the circuit has wide application prospect in small size， low cost and low power consumption and other characteristics.

標簽： C8051F 單片機無線收發電路設計

上傳時間： 2013-10-19

上傳用戶：xz85592677
一個LCD燈的小程序。不是我寫的。我只負責了調試。適用在ACEXEP1K30QC208-3上。我跑了SIMULATOR

一個LCD燈的小程序。不是我寫的。我只負責了調試。適用在ACEXEP1K30QC208-3上。我跑了SIMULATOR，管腳連接標示了。我也下在電路板上試過了，沒有問題。要用到實驗板上的兄弟們把CLK1改到TESTOUT3或者0就好了。綫幫助新手，人人有責。

標簽： SIMULATOR ACEXEP LCD 208

上傳時間： 2015-04-10

上傳用戶：330402686
分區式存儲管理源代碼一、可變分區存儲管理的基本策略 1)不預先劃分幾個固定分區

分區式存儲管理源代碼一、可變分區存儲管理的基本策略 1)不預先劃分幾個固定分區，分區的建立是在作業的處理過程中進行的，各分區的大小由作業的空間需求量決定。 2)采用指針方式將各個空閑分區鏈接而成的鏈表，用以記錄主存分配現狀。 3)分配與回收算法按空閑分區鏈接方式的不同分類，有最佳、最壞、首次和下次適應四種算法。二、程序模擬的設計 1、基本思想采用事件驅動模型。事件有： 1)申請主存事件，表示一個作業創建時提出的主存資源要求； 2)釋放主存事件，表示一個作業結束時其占用主存被回收。 2、數據結構設計 ...... typedef struct Event_DataType{事件數據類型的定義intEventType事件的類型申請ASK或釋放RELEASE int OccurTime 事件發生的時間 char JobName 申請主存或被回收主存的作業名 int JobId 進入系統的作業在作業表中相應表項的編號 int SizeOfMemoryForAsk 作業申請占用主存的尺寸 int OccupyTimeOfMemoryForAsk 作業申請占用主存的時間長度 int WaitFlag 該事件是否等待過TRUE或FALSE

標簽： 分區存儲管理分源代碼

上傳時間： 2014-12-20

上傳用戶：cc1015285075
使用Flash提供的Web Service的能力

使用Flash提供的Web Service的能力，利用這個能力與SOAP Server連接並做資料的存取。而這篇文章將以一個極簡單的範例來說明如何透過Flash取得想要的資料。關於SOAP Server的製作請參考之前撰寫的"Pyhon的SOAP Library"這篇文章，這篇文章有教大家如何使用python這個程式語言實作一個RPC Server，提供其他程式作遠端呼叫。我提供RPC Server的製作，而我會使用python來架構RPC Server，使用python內建的函式庫來實作該Server。需要工具； 1. Flash 8.0 2. Python 2.3 以上

標簽： Service Flash Web

上傳時間： 2014-01-25

上傳用戶：cc1915
實習目的本實驗將練習如何運用 DSP EVM 產生弦波。使學生能夠加深瞭解 TMS320C6701 EVM 發展系統的基本操作

實習目的本實驗將練習如何運用 DSP EVM 產生弦波。使學生能夠加深瞭解 TMS320C6701 EVM 發展系統的基本操作，及一些周邊的運作。藉由產生弦波的實驗，學習如何使用硬體及軟體。在軟體部份，使用 Code Composer Studio（CCS），包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯器（debugger）。在硬體部份包括TMS320C67 的浮點 DSP 和在 EVM 板子上的類比晶片。

標簽： EVM C6701 320C 6701

上傳時間： 2016-05-05

上傳用戶：sclyutian
cadence-allegro16.6高級教程

主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1．在 OrCAD Capture 中設計好線路圖。2．然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3．把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4．在 Allegro 中進行 PCB 的 layout。 5．把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。

標簽： cadence allegro

上傳時間： 2022-04-28

上傳用戶：kingwide
碩士論文：基于FPGA的PCIE數據采集卡設計

廣東工業大學碩士學位論文 (工學碩士) 基于FPGA的PCIE數據采集卡設計數據采集處理技術與傳感器技術、信號處理技術和PC機技術共同構成檢測技術的基礎，其中數據采集處理技術作為實現自動化檢測的前提，在整個數字化系統中處于尤為重要的地位。對于核磁共振這樣復雜的系統設備，實現自動化測試顯得尤為必要，又因為核磁共振成像系統的特殊性，對數據的采集有特殊要求，需要根據各種脈沖序列的不同要求設置采樣點數和采樣間隔，根據待采信號的不同帶寬來設置采樣率，將系統成像的數據采集下來進行處理，最后重建圖像和顯示。因此本文基于現有的采集技術開發專門應用于核磁共振成像的數據采集卡。該采集卡從軟件與硬件兩個方面對基于FPGA的PCIE數據采集卡進行了研究，并完成了實物設計。軟件方面以FPGA為核心芯片完成數據采集卡的接口控制以及數據處理。通過Altera的GXB IP核對數據進行捕捉，同時根據實際需要設計了傳輸協議，由數據處理模塊將捕捉到的數據通過CIC濾波器進行抽取濾波，然后將信號存入DDR2 SDRAM存儲芯片中。在傳輸接口設計上采用PCIE 總線接口的數據傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。硬件部分分為FPGA外圍配置電路、DDR2接口電路、PCIE接口電路等模塊。該采集卡硬件系統由Flash對FPGA進行初始化，通過FPGA配置PCIE總線，根據FPGA中PCIE通道引腳的要求進行布局布線。DDR2接口電路模塊依據DDR2芯片驅動和接收端的電平標準、端接方式確定DDR2與FPGA之間通信的各信號走線。針對各個模塊接口電路的特點分別進行眼圖測試，分析了板卡的通信質量，對整個原理圖布局進行了設計優化。通過測試，該數據采集卡實現了通過CPLD對FPGA進行加載，并在FPGA 內部實現了抽取濾波等高速數字信號處理，各種接IsI和控制邏輯以及通過大容量的DDR2 SDRAM緩存各種數據處理結果正確。經系統成像，該采集卡采集下來的數字信息可通過圖像重建準確成像，為核磁共振成像系統的工程實現打下了良好的成像基礎。

標簽： 核磁共振信號處理 FPGA PCIE DDR2

上傳時間： 2022-06-21

上傳用戶：fliang
VIP專區-嵌入式/單片機編程源碼精選合集系列（62）

VIP專區-嵌入式/單片機編程源碼精選合集系列（62）資源包含以下內容：1. pci8360v jiemianchengxu jimokuai.2. 做以太網時可能有幫助的！其中是些原理圖和使用說明.3. 5000系列DSP實驗常用程序.4. FPGA/CPLD集成開發環境ISE的使用詳解示例代碼1.5. FPGA/CPLD集成開發環境ISE使用詳解實例－2.6. FPGA/CPLD集成開發環境ISE使用詳解實例－3.7. FPGA/CPLD集成開發環境ISE使用詳解實例－4.8. FPGA/CPLD集成開發環境ISE使用詳解實例－5.9. FPGA/CPLD集成開發環境ISE使用詳解實例－6.10. 最簡單的在C語言中嵌入匯編語言的方法實現匯編與C的銜接.11. 幾種實現電機調速方法的源程序.12. TMS320F2812全套原理圖.13. STR712評估板的電路原理圖.14. STR71x開發板上做AD轉換的代碼.15. EVC實現LCD屏.16. LPC2148 通過 CH375 讀寫U盤的例子.17. 飛利浦ARM芯片LPC2148的PROTEL格式的原理圖.18. 實現基于CPLD的CCD采集系統設計源碼.19. USB2.0 高速OTG控制芯片isp1761的stack.20. STR71系列ARM例子程序源代碼.21. MCU51_CPLD開發板電路圖。在整個200M的開發資料中感覺這副電路圖紙最重要.22. str912芯片的串口燒寫程序源代碼.23. atmel關于SPI方面的PPT中文版本估計對大家有用.24. URM3751距離測量模板驅動程序,最近到0.5CM,精度0.1CM.25. 通過計算不了1S內下降沿個數,達到測頻目的..26. 紅外程序.27. 很好c語言編寫的pid算法,具有很好的參考價值.28. 用于CPLD的控制.29. 漢字點陣源碼漢字點陣源碼漢字點陣源碼.30. 自動報警系統自動報警系統自動報警系統.31. usb原理圖可以進行usb仿真應該是很好用的.32. 基于AT91SAM7A3的usb鼠標源代碼。在keil for　arm　3.1上運行通過。希望對需要的同行有所幫助。.33. 豆漿機開發相關資料.34. 在VS2005環境中,可以實現藍牙的搜索.35. maxim的AD191的AD采樣控制程序.36. UART nios中文使用說明,使用的是uart的控制的基本指令而不是用的基本輸入輸出命令.37. 1、鏈接存儲方法　鏈接方式存儲的線性表簡稱為鏈表（Linked List）。　鏈表的具體存儲表示為：　　① 用一組任意的存儲單元來存放線性表的結點（這組存儲單元既可以是連續的.38. philips i2c turner fi1256.39. I2C協議的小程序.40. 一款朋友自制的USB聲卡.

標簽： 機械制圖國家標準

上傳時間： 2013-06-29

上傳用戶：eeworm
中國114網搜索系統版　　本：文件大小：580 KB 軟件語言：簡體中文授權方式：免費版相關鏈接：程序演示開發商：運行環境：ASP源碼

中國114網搜索系統版　　本：文件大小：580 KB 軟件語言：簡體中文授權方式：免費版相關鏈接：程序演示開發商：運行環境：ASP源碼

標簽： 114 580 ASP KB

上傳時間： 2013-12-22

上傳用戶：qq21508895