隨著空間科學任務(wù)的增加,需要處理的空間科學數(shù)據(jù)量激增,要求建立一個高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速復接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對整個空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對多個信號源數(shù)據(jù)進行數(shù)據(jù)打包、信道選通調(diào)度和多路復接的方法.設(shè)計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計硬件電路,設(shè)計出的實際電路實現(xiàn)了將來自兩個不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實驗調(diào)試中對FPGA的輸出數(shù)據(jù)進行檢驗,同時對設(shè)計方法進行驗證.驗證結(jié)果完全符合設(shè)計目標.應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計高速復接器,大幅度提高了數(shù)據(jù)的復接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復接任務(wù).
上傳時間： 2013-07-17
上傳用戶：wfl_yy
該文首先分析了線路碼的一般問題;其次分析了正碼速調(diào)整的基本原理及所涉及的一般問題,并說明了用FPGA進行電路設(shè)計的一般方法;最后分析了該系統(tǒng)所產(chǎn)生的抖動,如抖動的產(chǎn)生,分類以及如何減小抖動等,并對該課題所產(chǎn)生的兩類抖動即正碼速調(diào)整引入的侯時抖動和平滑鎖相環(huán)引入的抖動進行了分析,并用Matlab仿真工具對鎖相環(huán)的抖動與其環(huán)路帶寬之間的關(guān)系進行了仿真與計算. 作者的工作主要包括: 1.利用FPGA完成了復接、分接系統(tǒng)的設(shè)計和調(diào)試.2.利用FPGA完成了HDB3線路碼的設(shè)計與調(diào)試.3.利用鎖相環(huán)完成了碼速恢復.4,對該復接分接系統(tǒng)所產(chǎn)生的抖動進行了理論分析和仿真.5.對FPGA進行了誤碼率測試,誤碼性能優(yōu)于10
標簽： FPGA 數(shù)字復接器
上傳時間： 2013-04-24
上傳用戶：songnanhua
隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設(shè)計方案和硬件電路實現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計了內(nèi)部控制邏輯，并進行了相關(guān)的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現(xiàn)其功能，因此設(shè)備驅(qū)動程序的設(shè)計是一個重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動模式的組成、開發(fā)設(shè)備驅(qū)動程序的工具以及開發(fā)系統(tǒng)實際硬件的設(shè)備驅(qū)動程序時的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進行了整體方案的設(shè)計。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實現(xiàn)。
上傳時間： 2013-05-22
上傳用戶：彭玖華
針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實現(xiàn)的以太網(wǎng)控制器的設(shè)計方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實現(xiàn)網(wǎng)絡(luò)接入\r\n
標簽： FPGA 嵌入式系統(tǒng) 以太網(wǎng)控制器 底層
上傳時間： 2013-08-18
上傳用戶：青春給了作業(yè)95
“地”通常被定義為一個等位點，用來作為兩個或更多系統(tǒng)的參考電平。信號地的較好定義是一個低阻抗的路徑，信號電流經(jīng)此路徑返回其源。我們主要關(guān)心的是電流，而不是電壓。在電路中具有有限阻抗的兩點之間存在電壓差，電流就產(chǎn)生了。在接地結(jié)構(gòu)中的電流路徑?jīng)Q定了電路之間的電磁耦合。因為閉環(huán)回路的存在，電流在閉環(huán)中流動，所以產(chǎn)生了磁場。閉環(huán)區(qū)域的大小決定著磁場的輻射頻率，電流的大小決定著噪聲的幅度。在實施接地方法時存在兩類基本方法：單點接地技術(shù)和多點接地技術(shù)。在每套方案中，又可能采用混合式的方法。針對某一個特殊的應(yīng)用，如何選擇最好的信號接地方法取決于設(shè)計方案。只要設(shè)計者依據(jù)電流流量和返回路徑的概念，就可以以同時采用幾種不同的方法綜合加以考慮
上傳時間： 2013-11-15
上傳用戶：498732662
模塊電源的電氣性能是通過一系列測試來呈現(xiàn)的，下列為一般的功能性測試項目，詳細說明如下： 電源調(diào)整率(Line Regulation) 負載調(diào)整率(Load Regulation) 綜合調(diào)整率(Conmine Regulation) 輸出漣波及雜訊(Ripple & Noise) 輸入功率及效率(Input Power, Efficiency) 動態(tài)負載或暫態(tài)負載(Dynamic or Transient Response) 起動(Set-Up)及保持(Hold-Up)時間 常規(guī)功能(Functions)測試 1. 電源調(diào)整率 電源調(diào)整率的定義為電源供應(yīng)器于輸入電壓變化時提供其穩(wěn)定輸出電壓的能力。測試步驟如下：于待測電源供應(yīng)器以正常輸入電壓及負載狀況下熱機穩(wěn)定后，分別于低輸入電壓(Min)，正常輸入電壓(Normal)，及高輸入電壓(Max)下測量并記錄其輸出電壓值。 電源調(diào)整率通常以一正常之固定負載(Nominal Load)下，由輸入電壓變化所造成其輸出電壓偏差率(deviation)的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 2. 負載調(diào)整率 負載調(diào)整率的定義為開關(guān)電源于輸出負載電流變化時，提供其穩(wěn)定輸出電壓的能力。測試步驟如下：于待測電源供應(yīng)器以正常輸入電壓及負載狀況下熱機穩(wěn)定后，測量正常負載下之輸出電壓值，再分別于輕載(Min)、重載(Max)負載下，測量并記錄其輸出電壓值(分別為Vo(max)與Vo(min))，負載調(diào)整率通常以正常之固定輸入電壓下，由負載電流變化所造成其輸出電壓偏差率的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 3. 綜合調(diào)整率 綜合調(diào)整率的定義為電源供應(yīng)器于輸入電壓與輸出負載電流變化時，提供其穩(wěn)定輸出電壓的能力。這是電源調(diào)整率與負載調(diào)整率的綜合，此項測試系為上述電源調(diào)整率與負載調(diào)整率的綜合，可提供對電源供應(yīng)器于改變輸入電壓與負載狀況下更正確的性能驗證。 綜合調(diào)整率用下列方式表示：于輸入電壓與輸出負載電流變化下，其輸出電壓之偏差量須于規(guī)定之上下限電壓范圍內(nèi)(即輸出電壓之上下限絕對值以內(nèi))或某一百分比界限內(nèi)。 4. 輸出雜訊 輸出雜訊(PARD)系指于輸入電壓與輸出負載電流均不變的情況下，其平均直流輸出電壓上的周期性與隨機性偏差量的電壓值。輸出雜訊是表示在經(jīng)過穩(wěn)壓及濾波后的直流輸出電壓上所有不需要的交流和噪聲部份(包含低頻之50/60Hz電源倍頻信號、高于20 KHz之高頻切換信號及其諧波，再與其它之隨機性信號所組成))，通常以mVp-p峰對峰值電壓為單位來表示。 一般的開關(guān)電源的規(guī)格均以輸出直流輸出電壓的1%以內(nèi)為輸出雜訊之規(guī)格，其頻寬為20Hz到20MHz。電源實際工作時最惡劣的狀況(如輸出負載電流最大、輸入電源電壓最低等)，若電源供應(yīng)器在惡劣環(huán)境狀況下，其輸出直流電壓加上雜訊后之輸出瞬時電壓，仍能夠維持穩(wěn)定的輸出電壓不超過輸出高低電壓界限情形，否則將可能會導致電源電壓超過或低于邏輯電路(如TTL電路)之承受電源電壓而誤動作，進一步造成死機現(xiàn)象。 同時測量電路必須有良好的隔離處理及阻抗匹配，為避免導線上產(chǎn)生不必要的干擾、振鈴和駐波，一般都采用雙同軸電纜并以50Ω于其端點上，并使用差動式量測方法(可避免地回路之雜訊電流)，來獲得正確的測量結(jié)果。 5. 輸入功率與效率 電源供應(yīng)器的輸入功率之定義為以下之公式： True Power = Pav(watt) = Vrms x Arms x Power Factor 即為對一周期內(nèi)其輸入電壓與電流乘積之積分值，需注意的是Watt≠VrmsArms而是Watt=VrmsArmsxP.F.，其中P.F.為功率因素(Power Factor)，通常無功率因素校正電路電源供應(yīng)器的功率因素在0.6～0.7左右，其功率因素為1～0之間。 電源供應(yīng)器的效率之定義為為輸出直流功率之總和與輸入功率之比值。效率提供對電源供應(yīng)器正確工作的驗證，若效率超過規(guī)定范圍，即表示設(shè)計或零件材料上有問題，效率太低時會導致散熱增加而影響其使用壽命。 6. 動態(tài)負載或暫態(tài)負載 一個定電壓輸出的電源，于設(shè)計中具備反饋控制回路，能夠?qū)⑵漭敵鲭妷哼B續(xù)不斷地維持穩(wěn)定的輸出電壓。由于實際上反饋控制回路有一定的頻寬，因此限制了電源供應(yīng)器對負載電流變化時的反應(yīng)。若控制回路輸入與輸出之相移于增益(Unity Gain)為1時，超過180度，則電源供應(yīng)器之輸出便會呈現(xiàn)不穩(wěn)定、失控或振蕩之現(xiàn)象。實際上，電源供應(yīng)器工作時的負載電流也是動態(tài)變化的，而不是始終維持不變(例如硬盤、軟驅(qū)、CPU或RAM動作等)，因此動態(tài)負載測試對電源供應(yīng)器而言是極為重要的。可編程序電子負載可用來模擬電源供應(yīng)器實際工作時最惡劣的負載情況，如負載電流迅速上升、下降之斜率、周期等，若電源供應(yīng)器在惡劣負載狀況下，仍能夠維持穩(wěn)定的輸出電壓不產(chǎn)生過高激(Overshoot)或過低(Undershoot)情形，否則會導致電源之輸出電壓超過負載組件(如TTL電路其輸出瞬時電壓應(yīng)介于4.75V至5.25V之間，才不致引起TTL邏輯電路之誤動作)之承受電源電壓而誤動作，進一步造成死機現(xiàn)象。 7. 啟動時間與保持時間 啟動時間為電源供應(yīng)器從輸入接上電源起到其輸出電壓上升到穩(wěn)壓范圍內(nèi)為止的時間，以一輸出為5V的電源供應(yīng)器為例，啟動時間為從電源開機起到輸出電壓達到4.75V為止的時間。 保持時間為電源供應(yīng)器從輸入切斷電源起到其輸出電壓下降到穩(wěn)壓范圍外為止的時間，以一輸出為5V的電源供應(yīng)器為例，保持時間為從關(guān)機起到輸出電壓低于4.75V為止的時間，一般值為17ms或20ms以上，以避免電力公司供電中于少了半周或一周之狀況下而受影響。 8. 其它 在電源具備一些特定保護功能的前提下，還需要進行保護功能測試，如過電壓保護(OVP)測試、短路保護測試、過功保護等
上傳時間： 2013-10-22
上傳用戶：zouxinwang
電腦電源的通病及維修方法 在我修過的ATX電源中的故障一般都是接電后沒反映，80%的故障都是無+5V待機電壓，只要將待機電源的開關(guān)管的基極到+310V之間的啟動電阻換掉就可修復，此電阻的阻值一般在500K-600K左右，也可以換的較大點。 待機電壓有了不開機的原因多是+12V、+5V、+3。3V的整流管擊穿，造成電源保護，也有是電容短路壞掉的。 在一些低檔的電源中也存在主電源濾波電容鼓起、漏電的故障。 ATX電源輸入電路的維修! ATX電源的輸入電路主要由保險絲、交流抗干擾電路、限流電阻、過壓保護電路等組成。長城電源號稱具備雙重過壓保護，其輸入電路比較有特色。
標簽： 電腦電源
上傳時間： 2013-11-05
上傳用戶：fandeshun
在實際操作中，還有一種非常簡單適用的焊接方法：就是在 D15 兩端的 5~10 腳焊接在一起做公共地，紅、綠、藍的屏蔽線絞在一起接到公共地上； 1 、 2 、 3 腳接紅、綠、藍的芯線； 13 接黃線；14 接白線； 外層屏蔽壓接到 D15 插頭端殼，褐線和黑線不用接，但是要剪齊，以防和其他線串接。
上傳時間： 2013-11-13
上傳用戶：xuanchangri
只用電腦上的并口(打印機接口)不需任何外圍元件燒錄M8芯片的方法!! 只需要連接4根數(shù)據(jù)和1根地線一共5條線，無需任何電阻電容。 前提您的電腦上要有并口(打印機接口)。 并口與M8的鏈接，我這里用說明和圖片示意兩種方式給大家描述 。 先鏈接并口25針里面的12腳和2腳。 25腳是地，接在M8的8腳或者22腳。如果是在線下載可以連接PCB上任意一點接地點。 10腳是MISO，接在M8的18腳(GandF的設(shè)計中大部分也在三線按鍵的接口里) 9腳是RES，接在M8的第1腳 7腳是MOSI, 接在M8的17腳(GandF的設(shè)計中大部分也在三線按鍵的接口里) 6腳是SCK，接在M8的19腳(GandF的設(shè)計中大部分也在三線按鍵的接口里)
上傳時間： 2013-10-29
上傳用戶：gai928943
MCS51系列單片機軟件控制復位的可靠方法:文章指出了一種廣泛流傳的誤解：在MCS-51系列單片機中，只要用指令使程序從起始地址開始執(zhí)行，就可以復位單片機，擺脫干擾。通過實驗，揭示了軟件控制復位的可靠方法。有的單片機（如8098）有專門的復位指令，某些增強型MCS-51系統(tǒng)單片機雖然沒有復位指令，但片內(nèi)集成了WATCHDOG電路，故抗干擾也不成問題。而普及型MCS-51系列單片機（如8031和8032）既然無復位指令，又不帶硬件WATCHDOS，如果沒有外接硬件WATCHDOG電路，就必須采用軟件抗干擾技術(shù)。常用的軟件抗干擾技術(shù)有：軟件陷阱、指令冗余、軟件WATCHDOG等，它們的作用是在系統(tǒng)受干擾時能及時發(fā)現(xiàn)，再用軟件的方法使系統(tǒng)復位。所謂軟件復位就是用一系列指令來模仿復位操作，這就是MCS-51系列單片機所特有的軟件復位技術(shù)。現(xiàn)用一簡單的實驗說明。接于P1.0的發(fā)光二極管LED0用來表示主程序的工作情況，接于P1.1的發(fā)光二極管LED1用于表示低級中斷子程序的工作情況，接于P1.2的發(fā)光二極管LED2用來表示高級中斷子程序的工作情況，接于P3.2口的按鈕用來設(shè)立干擾標志，程序檢測到干擾標志后故意進入死循環(huán)或掉進陷井，模仿受干擾的情況，從而檢驗各種復位方法的實際效果。實驗初始化程序如下：
上傳時間： 2013-11-03
上傳用戶：sevenbestfei
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
