国产免费观看久久,精品伊人久久大线蕉色首页,国模私拍视频一区

過零檢測

零基礎(chǔ)單片機C語言設(shè)計全套教程

零基礎(chǔ)學(xué)單片機C語言程序設(shè)計_電子教案+程序源文件，資源很好，適合新手。用分下載的，現(xiàn)在免分分享給大家了。源程序，教程都有@·

標(biāo)簽： 零單片機 C語言教程

上傳時間： 2013-06-18

上傳用戶：stella2015
零基礎(chǔ)學(xué)FPGA開發(fā)入門資料下載

零基礎(chǔ)學(xué)FPGA開發(fā)入門資料下載。包括大量視頻，論文，學(xué)習(xí)筆記等

標(biāo)簽： FPGA 零

上傳時間： 2013-04-24

上傳用戶：vans
從零開始學(xué)Multisim

適合沒有基礎(chǔ)的電子技術(shù)愛好者可以從零開始學(xué)電路仿真Multisim技術(shù) 通俗易懂便于理解

標(biāo)簽： Multisim 零

上傳時間： 2013-04-24

上傳用戶：亞亞娟娟123
易語言零起點

易語言零起點

標(biāo)簽： 語言零

上傳時間： 2013-11-01

上傳用戶：asdkin
采用歸零法的N進制計數(shù)器原理

計數(shù)器是一種重要的時序邏輯電路，廣泛應(yīng)用于各類數(shù)字系統(tǒng)中。介紹以集成計數(shù)器74LS161和74LS160為基礎(chǔ)，用歸零法設(shè)計N進制計數(shù)器的原理與步驟。用此方法設(shè)計了3種36進制計數(shù)器，并用Multisim10軟件進行仿真。計算機仿真結(jié)果表明設(shè)計的計數(shù)器實現(xiàn)了36進制計數(shù)的功能?；诩捎嫈?shù)器的N進制計數(shù)器設(shè)計方法簡單、可行，運用Multisim 10進行電子電路設(shè)計和仿真具有省時、低成本、高效率的優(yōu)越性。

標(biāo)簽： 歸零法 N進制計數(shù)器原

上傳時間： 2013-10-11

上傳用戶：gtzj
應(yīng)用工程師解答-零漂移運算放大器

零漂移放大器可動態(tài)校正其失調(diào)電壓并重整其噪聲密度。自穩(wěn)零型和斬波型是兩種常用類型，可實現(xiàn) nV 級失調(diào)電壓和極低的失調(diào)電壓時間/溫度漂移。放大器的 1/f 噪聲也視為直流誤差，也可一并消除。零漂移放大器為設(shè)計師提供了很多好處：首先，溫漂和 1/f 噪聲在系統(tǒng)中始終起著干擾作用，很難以其它方式消除，其次，相對于標(biāo)準(zhǔn)的放大器，零漂移放大器具有較高的開環(huán)增益、電源抑制比和共模抑制比，另外，在相同的配置下，其總輸出誤差低于采用標(biāo)準(zhǔn)精密放大器的輸出誤差

標(biāo)簽： 工程師零漂移運算放大器

上傳時間： 2013-11-23

上傳用戶：kristycreasy
斬波穩(wěn)定(自穩(wěn)零)精密運算放大器

要想獲得最低的失調(diào)和漂移性能，斬波穩(wěn)定(自穩(wěn)零)放大器可能是唯一的解決方案。最好的雙極性放大器的失調(diào)電壓為25 V，漂移為0.1 V/ºC。斬波放大器盡管存在一些不利影響，但可提供低于5 V的失調(diào)電壓，而且不會出現(xiàn)明顯的失調(diào)漂移，

標(biāo)簽： 斬波穩(wěn)定零精密運算放大器

上傳時間： 2013-12-25

上傳用戶：z754970244
PADS_LOGIC從零開始學(xué)習(xí)

PADS_LOGIC_從零開始學(xué)習(xí),你也可以快速成為高手?。?！

標(biāo)簽： PADS_LOGIC 零

上傳時間： 2013-10-27

上傳用戶：亞亞娟娟123
pcb layout design(臺灣硬件工程師15年經(jīng)驗

PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5
零序電壓電流

零序電壓電流

標(biāo)簽： 零序電壓電流

上傳時間： 2013-10-13

上傳用戶：laozhanshi111