基于FPGA測(cè)控系統(tǒng)研究論文，內(nèi)容相當(dāng)不錯(cuò)，解壓后格式為nh用CAJViewer打開(kāi)
標(biāo)簽： FPGA 測(cè)控 系統(tǒng)研究 論文
上傳時(shí)間： 2013-09-01
上傳用戶：蔣清華嗯
無(wú)淪是用離散邏輯、可編程邏輯，還是用全定制硅器件實(shí)現(xiàn)的任何數(shù)字設(shè)計(jì)，為了成功地操\r\n作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓或制造工藝的偏差情況下將\r\n導(dǎo)致錯(cuò)誤的行為，并且調(diào)試?yán)щy、花銷(xiāo)很大。 在設(shè)計(jì)PLD/FPGA時(shí)通常采用幾種時(shí)鐘類(lèi)型。時(shí)鐘可\r\n分為如下四種類(lèi)型：全局時(shí)鐘、門(mén)控時(shí)鐘、多級(jí)邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。多時(shí)鐘系統(tǒng)能夠包括上\r\n述四種時(shí)鐘類(lèi)型的任意組合。
標(biāo)簽： FPGA PLD 時(shí)鐘
上傳時(shí)間： 2013-09-04
上傳用戶：yelong0614
本書(shū)所要介紹的就是Cadence 公司所出品的Allegro Layout 軟件工具，書(shū)中每\r\n個(gè)章節(jié)的出現(xiàn)順序系按照實(shí)際的電路板設(shè)計(jì)流程而編排，而每一個(gè)章節(jié)又按照下\r\n列的方式編排，以期讓使用者可以較快地進(jìn)入使用狀況
標(biāo)簽： Allegro 用戶手冊(cè)
上傳時(shí)間： 2013-09-05
上傳用戶：13162218709
* DESCRIPTION: DDS design BY PLD DEVICES.\r\n *\r\n * AUTHOR: Sun Yu\r\n *\r\n * HISTORY: 12/06/2002 \r\n *
標(biāo)簽： DESCRIPTION DEVICES design DDS
上傳時(shí)間： 2013-09-09
上傳用戶：jokey075
\r\n經(jīng)典的Protel99se入門(mén)教程，孫輝著北京郵電大學(xué)出版社出版
標(biāo)簽： Protel 99 se
上傳時(shí)間： 2013-09-11
上傳用戶：Yukiseop
Protel99畫(huà)的一款四層工控板內(nèi)容詳細(xì)，使用方便
標(biāo)簽： Protel 99 工控板
上傳時(shí)間： 2013-09-13
上傳用戶：1397412112
壓控振蕩器（可編程時(shí)鐘振蕩器）
標(biāo)簽： 壓控振蕩器 可編程時(shí)鐘 振蕩器
上傳時(shí)間： 2013-10-30
上傳用戶：cmc_68289287
基于USB6008的多功能數(shù)據(jù)測(cè)控系統(tǒng)
標(biāo)簽： 6008 USB 多功能 數(shù)據(jù)測(cè)控
上傳時(shí)間： 2013-10-23
上傳用戶：lijianyu172
用于定量表示ADC動(dòng)態(tài)性能的常用指標(biāo)有六個(gè)，分別是：SINAD(信納比)、ENOB(有效位 數(shù))、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無(wú)雜散動(dòng)態(tài) 范圍)
標(biāo)簽： THD SINAD ENOB SFDR
上傳時(shí)間： 2014-01-22
上傳用戶：魚(yú)哥哥你好
隨著對(duì)IEEE1641標(biāo)準(zhǔn)研究的逐漸深入，信號(hào)的構(gòu)建成為了研究重點(diǎn)。對(duì)信號(hào)模型進(jìn)行同步和門(mén)控控制，可以影響到TSF（測(cè)試信號(hào)框架）模型的輸出，從而達(dá)到控制信號(hào)的目的，使測(cè)試需求更加完善以及測(cè)試過(guò)程更加精確。
標(biāo)簽： STD 標(biāo)準(zhǔn) 信號(hào)模型 門(mén)控機(jī)制
上傳時(shí)間： 2014-01-01
上傳用戶：YUANQINHUI
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<abbr id="sso64"></abbr>
