亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

鍵盤(pán)電路

  • 基于FPGA的DMBT信道調(diào)制的設計研究

    隨著科技的發(fā)展和社會的進步,數(shù)字電視已逐漸成為現(xiàn)代電視的主流。利用今年是奧運年的契機,研究和推廣數(shù)字電視廣播具有重大的意義。2006年8月底我國出臺的數(shù)字多媒體/電視廣播(DMB-T)標準,確立了中國自己的技術標準。以此來發(fā)展擁有自主知識產(chǎn)權的數(shù)字電視事業(yè),不僅可以滿足廣大人民群眾日益增長的物質(zhì)、文化要求,還可以帶動相關產(chǎn)業(yè)快速發(fā)展。 本課題在深入研究DMB-T國家標準的基礎上,首先對系統(tǒng)的調(diào)制系統(tǒng)進行了設計規(guī)劃,然后對信道調(diào)制的星座映射、系統(tǒng)信息插入、幀體數(shù)據(jù)處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設計和仿真,并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(TDS-OFDM)是DMB-T調(diào)制系統(tǒng)的關鍵技術之一。由于載波數(shù)不是2的整數(shù)次冪,考慮到實現(xiàn)的有效性,不能采用現(xiàn)已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調(diào)制系統(tǒng)中特有的3780點IFFT,課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能,綜合利用了三種算法優(yōu)勢,考慮了算法的復雜度、運算的速度、資源的消耗,設計出一種新的算法,進行了Matlab驗證和基于FPGA(現(xiàn)場可編程門陣列)的仿真。分析表明,該算法所需的加法、乘法次數(shù)已很逼近4096點FFT算法。 DMB-T發(fā)射端的基帶成形濾波采用了平方根升余弦滾降濾波,由于其0.05的滾降系數(shù)在實現(xiàn)中比較苛刻,所以是設計的難點之一。本課題利用Matlab工具采用了等紋波最優(yōu)濾波的方法設計了169階數(shù)字濾波器,其阻帶衰減達到了46.9dB,完全符合標準的要求;利用四倍插值的方法實現(xiàn)了I、Q合路的該濾波器的FPGA設計,并進行了設計優(yōu)化,顯著降低了濾波器的運算量,大大節(jié)約了實現(xiàn)該濾波器所需的乘法器資源。

    標簽: FPGA DMBT 信道 調(diào)制

    上傳時間: 2013-06-28

    上傳用戶:camelcamel690

  • 4路無線遙控開關電路圖與工作原理

    4路無線遙控開關電路圖與工作原理,省得再去尋找,現(xiàn)成照做就ok。

    標簽: 無線遙控 開關電路圖 工作原理

    上傳時間: 2013-06-13

    上傳用戶:youlongjian0

  • 多路電壓采集系統(tǒng)

    多路電壓采集系統(tǒng)一、實驗目的1.熟悉可編程芯片ADC0809,8253的工作過程,掌握它們的編程方法。2.加深對所學知識的理解并學會應用所學的知識,達到在應用中掌握知識的

    標簽: 多路 電壓采集

    上傳時間: 2013-06-30

    上傳用戶:cursor

  • 四路同步數(shù)據(jù)采集和處理系統(tǒng)的設計

    數(shù)字信號處理是信息科學中近幾十年來發(fā)展最為迅速的學科之一。常用的實現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現(xiàn)能力強、速度快、設計靈活性好等眾多優(yōu)點,尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領域,經(jīng)常需要對多路信號進行采集和實時處理,為解決這一問題,本文設計了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號處理系統(tǒng)的組成和數(shù)字信號處理的優(yōu)點,然后通過FFT算法的比較選擇和硬件實現(xiàn)方案的比較選擇,進行總體方案的設計。在硬件方面,特別討論了信號調(diào)理模塊、模數(shù)轉換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現(xiàn)方法。信號處理單元的設計以Xilinx ISE為軟件平臺,采用VHDL和IP核的方法,設計了時鐘產(chǎn)生模塊、數(shù)據(jù)滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊,完成信號處理單元的設計,并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證,達到技術指標要求。

    標簽: 同步數(shù)據(jù)采集 處理系統(tǒng)

    上傳時間: 2013-07-07

    上傳用戶:小火車啦啦啦

  • 四路DVBC調(diào)制器的設計

    隨著數(shù)字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式,在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I域得到了廣泛應用。 近年來,集成電路和數(shù)字通信技術飛速發(fā)展,F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片,在電子設計行業(yè)深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現(xiàn)對四路I/Q信號的調(diào)制,輸出中頻信號。本文具體內(nèi)容總結如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展狀況、國內(nèi)國際的數(shù)字電視標準,并詳細介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理,其中包括信源編碼、TS流標準格式轉換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設計,其中包括詳細研究了FPGA與AD9857的電路設計、在allegro下的PCB設計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā),其中主要包括I2C接口實現(xiàn),ASI到SPI的轉換,信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標測試。 最終系統(tǒng)指標測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達到了國標的要求。

    標簽: DVBC 調(diào)制器

    上傳時間: 2013-07-05

    上傳用戶:leehom61

  • 基于FPGA的三相六路信號發(fā)生器設計

    針對當前市場上流行的高性能三相信號發(fā)生器價格昂貴,性價比低的問題。本課題開發(fā)了一種輸出精度較高,價格低廉的三相六路信號發(fā)生器。其中三路輸出為電壓信號,另外三路輸出為電流信號,從而模擬三相交流電,應用于儀器的校...

    標簽: FPGA 三相 信號發(fā)生器

    上傳時間: 2013-05-19

    上傳用戶:時代電子小智

  • 關于濾波電容_去耦電容_旁路電容作用

    關于濾波電容_去耦電容_旁路電容作用經(jīng)典講述!

    標簽: 濾波電容 去耦電容 旁路電容

    上傳時間: 2013-04-24

    上傳用戶:suxuan110425

  • 針對Xilinx公司FPGA的硬件電路原理與具體實現(xiàn)方法

    文章介紹了系統(tǒng)的硬件電路原理與具體實現(xiàn)方法,其中主要包括載波恢\r\n復電路,PN 碼捕獲電路和跟蹤電路,并針對Xilinx 公司FPGA 的特點,對各電\r\n路的實現(xiàn)進行優(yōu)化設計,在不影響系統(tǒng)穩(wěn)定性和精度的前提下,減少硬件資源\r\n消耗,提高硬件利用率。設計利用Verilog 硬件描述語言完成,通過后仿真驗證\r\n電路正確性,并給出綜合結果。

    標簽: Xilinx FPGA 硬件 電路原理

    上傳時間: 2013-08-09

    上傳用戶:qiaoyue

  • 采用FPGA通過BT_656接口實現(xiàn)傳輸4路視頻流的方法

    采用FPGA通過BT_656接口實現(xiàn)傳輸4路視頻流的方法

    標簽: FPGA 656 BT 接口

    上傳時間: 2013-08-12

    上傳用戶:壞壞的華仔

  • 采用Altera公司的FPGA芯片,在MAX+plus II軟件平臺上實現(xiàn)多路HDLC電路

    采用Altera公司的FPGA芯片,在MAX+plus II軟件平臺上實現(xiàn)多路HDLC電路

    標簽: Altera FPGA HDLC plus

    上傳時間: 2013-08-16

    上傳用戶:ommshaggar

主站蜘蛛池模板: 甘泉县| 常熟市| 鄂温| 镶黄旗| 静海县| 香河县| 肇庆市| 嵊泗县| 宜都市| 南京市| 抚宁县| 长垣县| 孙吴县| 乌恰县| 郑州市| 安陆市| 海宁市| 红安县| 乌兰察布市| 洪泽县| 昭通市| 金溪县| 久治县| 三台县| 宝丰县| 山阴县| 洛阳市| 常州市| 德令哈市| 萝北县| 晋州市| 大渡口区| 祥云县| 扎囊县| 贺州市| 双江| 湛江市| 永泰县| 万年县| 莲花县| 抚顺县|