EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計算機(jī)技術(shù)的日益成熟，電子設(shè)計自動化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計思想，允許設(shè)計人員能夠從系統(tǒng)功能級或電路功能級進(jìn)行產(chǎn)品或芯片的設(shè)計，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計項目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來，EDA電路設(shè)計技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個趨勢： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計的抽象層次越來越高，而產(chǎn)品的研發(fā)時限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計、功能分，到具體的邏輯綜合、仿真測試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗證和修改，單靠個人力量無法完成。IC芯片的開發(fā)已經(jīng)實行多人分組協(xié)作。由此可見，如何提高設(shè)計的抽象層次，在較短時間內(nèi)設(shè)計出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問題。
上傳時間： 2013-10-15
上傳用戶：shen007yue
本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應(yīng)用于實際的數(shù)字鐘顯示中。 關(guān)鍵詞：Verilog HDL；硬件描述語言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時間： 2013-11-10
上傳用戶：hz07104032
運用MATLAB進(jìn)行魯棒控制編程、仿真。
上傳時間： 2013-11-21
上傳用戶：YUANQINHUI
設(shè)計了一個基于FPGA的數(shù)據(jù)采集系統(tǒng)，并用Verilog HDL語言作為描述語言實現(xiàn)了對TLC0820的采樣控制和FPGA的數(shù)據(jù)處理等過程的控制，以Xilinx ISE 9.1i軟件為平臺，進(jìn)行了設(shè)計輸入、分析與綜合、仿真與驗證等過程仿真實現(xiàn)了這一系統(tǒng)。
標(biāo)簽： FPGA 數(shù)據(jù)采集 系統(tǒng)設(shè)計
上傳時間： 2013-10-08
上傳用戶：13686209316
CDMA技術(shù)是當(dāng)前無線電通信，尤其是移動通信的主要技術(shù)，不論是在中國已經(jīng)建立的IS-95規(guī)范的中國聯(lián)通CDMA網(wǎng)、各大移動通信運營商正準(zhǔn)備實驗及建立第三代(3G)系統(tǒng)還是大設(shè)備研發(fā)商已經(jīng)在開發(fā)的三代以后(也稱為4G)更寬帶寬的移動通信系統(tǒng)，CDMA都是主要的選擇。CDMA概念可以簡單地解釋為基于擴(kuò)頻通信的調(diào)制和多址接入方案。其反向鏈路有接入信道和反向業(yè)務(wù)信道組成。接入信道用于短信令消息交換、能提供呼叫來源、尋呼響應(yīng)、指令和注冊。 本設(shè)計選取CDMA通信系統(tǒng)中的接入信道部分進(jìn)行仿真與分析。首先，通過學(xué)習(xí)相應(yīng)的理論知識，熟悉接入信道實現(xiàn)的過程，對每一步的原理有了較深的理解，同時，也對MATALB軟件進(jìn)行熟悉和了解，對MATLAB軟件中的SIMULINK部分及其內(nèi)部的CDMA模塊用法和參數(shù)設(shè)置進(jìn)行熟悉，然后運用MATLAB軟件對接入信道部分進(jìn)行設(shè)計，并逐步地對各個模塊進(jìn)行分析、仿真與驗證。目的是通過畢業(yè)設(shè)計工作熟悉現(xiàn)代無線通信系統(tǒng)的基本構(gòu)成與基本工作原理，重點掌握卷積編碼、塊交織和碼擴(kuò)展等相關(guān)編碼技術(shù)，并能將這些技術(shù)應(yīng)用實際系統(tǒng)設(shè)計，提高自己對CDMA通信系統(tǒng)知識的認(rèn)識。 關(guān)鍵字：CRC;卷積編碼;塊重復(fù);交織;長碼;沃爾什;PN序列
標(biāo)簽： CDMA 通信系統(tǒng) 接入信道 仿真
上傳時間： 2013-11-02
上傳用戶：taozhihua1314
LCD仿真器是一種電子產(chǎn)品的輔助開發(fā)工具。目前LCD（液晶屏）在各種電子產(chǎn)品的使用越來越廣泛，開發(fā)人員在開發(fā)帶LCD的產(chǎn)品時會用到各種各樣的LCD，這些LCD或是現(xiàn)有的，或是定制，現(xiàn)有的LCD不一定能完全滿足設(shè)計需要，定制LCD需要時間，需要資金，做好后還有修改的可能性，造成不必要的浪費。傳統(tǒng)的做法是用LED（發(fā)光管）＋驅(qū)動電路來仿真LCD，其弊端有四，一、電路復(fù)雜，功耗大，100多點的LCD電流將達(dá)1A左右。二、圖案逼真性差，不直觀。三、制作、修改困難，靈活性差。四、通用性不強(qiáng)。 LCD仿真器完全克服了以上存在的問題，她采用軟硬件結(jié)合的方法，充分發(fā)揮軟件在作圖、運算方面的優(yōu)勢，使仿真的圖案與目標(biāo)LCD圖案完全一致，仿真LCD特性與目標(biāo)LCD特性幾乎一樣，并提供強(qiáng)大的LCD圖形編輯工具，對于不同的LCD產(chǎn)品，LCD仿真器硬件不必更換，只需制作不同的LCD圖案，她的靈活性、通用性將是您開發(fā)LCD產(chǎn)品的理想選擇。 LCD仿真器由采樣板、仿真軟件和LCD圖形編輯軟件組成，采樣板通過USB口與PC機(jī)通信。 LCD仿真器可以方便地與HT1621、Winbond、SAMSUNG，中穎、十速HOLTEK、義隆等帶LCD DRIVER的單片機(jī)連接。
上傳時間： 2013-11-18
上傳用戶：Aeray
MP3播放器： 利用API函數(shù)[mciSendString]可以輕松實現(xiàn)MP3音樂文件的播放。下面這段程序?qū)崿F(xiàn)了MP3播放的大部分常規(guī)操作，對其稍加修改，做一個100KB大小的MP3播放器輕而易舉 啟動VB程序，在窗體上放置6個命令按鈕，三個標(biāo)簽，一個公用對話框、一個進(jìn)度條、一個狀態(tài)欄和一個計時器，窗本的布置請參考附圖 按鈕"Open MP3 File"是用來打開對話框選擇MP3文件，其他5個按鈕分別為Play(播放)、Pause(暫停)、Stopplay(停止播放)、Back(向后跳躍)、Prew(向前跳躍)。Label1用來表示歌曲當(dāng)前時間；label2放在時度條的最左邊，Caption屬性為"00：00"；lable3放在時度條的右邊，用來表示歌曲總長。
標(biāo)簽： MP3 mciSendString API 播放
上傳時間： 2014-11-12
上傳用戶：silenthink
從串口讀取數(shù)據(jù)，有兩種方法，1、每接收一個EV_RXCHAR,就用ReadFile讀一次，這樣我覺得太恐怖了。2、接收到一個EV_RXCHAR后，等一定數(shù)據(jù)量的CPU周期(GetTickCount),再一次性讀取緩沖區(qū)里的數(shù)據(jù)。這樣做，一般情況下不會有問題，但是，如果數(shù)據(jù)很多，過了“一定數(shù)據(jù)量的CPU周期”，還沒收完數(shù)據(jù)怎么辦？就會少讀數(shù)據(jù)了。 我用三個線程序來完成串口數(shù)據(jù)的接收，其實就是第一種方法的變種： 一個偵聽EV_RXCHAR,一個對EV_RXCHAR進(jìn)行分析，其實就是超時判斷。如果接收到一個消息后，一段時間沒收到下一個EV_RXCHAR，就認(rèn)為是一個數(shù)據(jù)包的結(jié)束。這個線程就會通知數(shù)據(jù)接收線程，進(jìn)行數(shù)據(jù)接收。一般同一包數(shù)據(jù)，兩個字符之間的時間間隔，應(yīng)該很小了吧，而兩個數(shù)據(jù)包之間的間隔，應(yīng)該不會太小吧?。ㄟ@個地方我不清楚，猜的:( :) ）最后一個線程，是接收數(shù)據(jù)的。
標(biāo)簽： 串口 讀取 數(shù)據(jù)
上傳時間： 2014-01-24
上傳用戶：cylnpy
從串口讀取數(shù)據(jù)，有兩種方法， 1、每接收一個EV_RXCHAR,就用ReadFile讀一次，這樣我覺得太恐怖了。 2、接收到一個EV_RXCHAR后，等一定數(shù)據(jù)量的CPU周期(GetTickCount),再一次性讀取緩沖區(qū)里的數(shù)據(jù)。這樣做，一般情況下不會有問題，但是，如果數(shù)據(jù)很多，過了“一定數(shù)據(jù)量的CPU周期”，還沒收完數(shù)據(jù)怎么辦？就會少讀數(shù)據(jù)了。 我用三個線程序來完成串口數(shù)據(jù)的
標(biāo)簽： 串口 讀取 數(shù)據(jù)
上傳時間： 2015-03-23
上傳用戶：qb1993225
論文從計算機(jī)取證角度出發(fā)，詳細(xì)研究操作系統(tǒng)內(nèi)核、入侵與反入侵策略、網(wǎng)絡(luò)監(jiān)測技術(shù)、系統(tǒng)分析技術(shù)等。用軟件工程的方法，設(shè)計實現(xiàn)適合于Windows NT/2000/XP操作系統(tǒng)下的計算機(jī)取證軟件
上傳時間： 2015-03-25
上傳用戶：Miyuki
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
