c8051編程器資料，u-ec2,u-ec5,u-pdc 資料
標簽： C8051 編程器
上傳時間： 2013-05-31
上傳用戶：1134473521
卷積Turbo碼因其優異的糾錯性能越來越受人門的關注，而編碼器和譯碼器是編碼理論實際應用的重點和難點。論文根據IEEE802.16e標準，以低時延、高吞吐量、支持高時鐘頻率、參數可配置為目標，對卷積Turbo碼編碼器和譯碼器的FPG...
標簽： Turbo FPGA 卷積 編譯碼器
上傳時間： 2013-05-19
上傳用戶：cuibaigao
555定時器電路設計軟件,有很多555電路參數的計算
標簽： 555 定時器電路 設計軟件
上傳時間： 2013-04-24
上傳用戶：戀天使569
16位帶有并行預置功能的右移移位寄存器，CLK1是時鐘信號， LOAD是并行數據使能信號，QB是串行輸出端口
標簽： vhdl 移位寄存器
上傳用戶：diamondsGQ
簡介直流斬波器工作原理，有直流展播電路阿四分紅派個 一個一個
標簽： 直流 斬波器 工作原理
上傳時間： 2013-06-12
上傳用戶：guh000
LM4229電子書閱讀器,單片機做的，里面在有源代碼與proteus仿真模型，可以學習之用也可以做為畢設，希望對學習者有所幫助^_^
標簽： 4229 LM 電子書閱讀器
上傳時間： 2013-08-02
上傳用戶：關外河山
兩相混合式步進電機控制系統的設計，上海大學郭成教授等的作品。不是我的。
標簽： 步進電機 控制系統
上傳時間： 2013-06-16
上傳用戶：xinyuzhiqiwuwu
在慣性導航系統中，捷聯式慣性導航系統以其體積小、成本低和可靠性高等優點正逐步取代平臺式慣性導航系統，成為慣性導航系統的發展趨勢。 為了適應捷聯慣性導航系統小型化、低成本和高性能的發展方向，本文設計了DSP與FPGA相結合的系統方案：系統采用MEMS器件和高性能A/D轉換器構成慣性信號檢測單元，FPGA進行I/O控制，DSP完成導航計算。方案綜合考慮了系統成本、計算速度、精度、體積等各方面的因素，并通過GPS、磁航向計等信息融合進一步提高導航精度。 數據采集是捷聯慣導系統設計的關鍵，本文數據采集由信號調理、A/D轉換和。FPGA等幾部分組成。其中，FPGA是整個數據采集部分的核心，其主要功能包括：實現了ADC控制邏輯和時序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉換數據；擴展了UART串口，以實現系統的外部信息接口。在完成電路設計的基礎上，對各功能模塊進行了全面的半實物仿真，驗證了系統方案及各主要功能模塊的可行性。 論文簡述了慣性導航系統的應用背景及發展狀況，介紹了捷聯慣導系統的基本原理，設計了基于DSP/FPGA的捷聯慣導系統方案，實現了系統各部分硬件電路以及FPGA功能模塊，并通過搭建硬件驗證平臺和利用第三方仿真軟件，對傳感器的性能以及FPGA各功能模塊進行了較全面的驗證和仿真。結果表明：基于DSP/FPGA的捷聯慣導系統能夠滿足應用的要求，并在小型化、低成本和高性能等方面有一定的優勢。
標簽： DSPFPGA 捷聯 慣性導航 系統設計
上傳用戶：1966640071
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活?；贔PGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。
標簽： FPGA ADC 并行測試 方法研究
上傳時間： 2013-06-07
上傳用戶：gps6888
·詳細說明：Actions 炬力 MP3 播放器2071、2073系列主控芯片 參考電路圖，完整電路圖。-Actions the torch strength MP3 player 2,071, 2,073 series hosts control the chip reference circuit diagram, complete circuit diagram.
標簽： Actions 2071 2073 nbsp
上傳用戶：amwfhv
蟲蟲下載站版權所有 京ICP備2021023401號-1
