錯誤檢測與糾正電路的設(shè)計與實現(xiàn)用VHDL語言在CPLD上實現(xiàn)串行通信.doc
錯誤檢測與糾正電路的設(shè)計與實現(xiàn)用VHDL語言在CPLD上實現(xiàn)串行通信.doc...
錯誤檢測與糾正電路的設(shè)計與實現(xiàn)用VHDL語言在CPLD上實現(xiàn)串行通信.doc...
1.(3-38)本實驗練習(xí)的目標(biāo)是實現(xiàn)一種錯誤檢測機(jī)制,它使用了本章中介紹的標(biāo)準(zhǔn)CRC算法。請編寫兩個程序:生成器generator和驗證器verifier,生成器程序從標(biāo)準(zhǔn)輸入讀入一個n位的報文,該...
做的一個CRC錯誤檢測的小程序,僅供參考!...
本程序?qū)崿F(xiàn)功能錯誤檢測與糾錯,用VHDL實現(xiàn)...
針對目標(biāo)和背景具有空間連續(xù)性的特點,提出一種基于核密度估計和馬爾科夫隨機(jī)場的運(yùn)動目標(biāo)檢測方法。首先利用核密度估計計算像素點屬于背景的概率密度,在特征向量中加入顏色空間運(yùn)動矢量分量來提高對背...
本課題是在課題組已實現(xiàn)的高速串行通信平臺的基礎(chǔ)上,進(jìn)一步引伸,設(shè)計開源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核,力求在從模式下,做到占用資源更少,傳輸速度更快,也為以后...
本文對TCN中的MVB技術(shù)進(jìn)行了研究,并在深入了解MVB的通信機(jī)制的基礎(chǔ)上,提出了采用FPGA替代MVB控制器專用芯片的解決方法。根據(jù)TCN協(xié)議,連接在MVB上的設(shè)備可以分為5類,其中1類設(shè)備可以在不...
隨著集成電路頻率的提高和多核時代的到來,傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴(yán)重的瓶頸問題,而高速下的光互連具有電互連無法比擬的優(yōu)勢,成為未來電互連的理想替代者,也成為科學(xué)研究的熱點問題。目前,由OIF(...
·【內(nèi)容簡介】 PCI(周邊器件互連)是當(dāng)今個人計算機(jī)的主流總線結(jié)構(gòu),用于周邊設(shè)備與計算機(jī)中央處理器之間的快速通信.本書是對PCI總線規(guī)范的全面詳細(xì)的指南,在美國已連續(xù)修訂4版,印刷十余次. 本書詳細(xì)...
1.UART增加2個新的特性,即幀錯誤檢測和多機(jī)通信中的從機(jī)地址自動識別。(1)幀錯誤檢測可用于UART檢查工作方式1、2和3時的停止位。例如,由于UART通信線路上的噪聲或者2個MCU同時發(fā)送可能引...