碼分多址(CDMA)通信方式以其特有的抗干擾性、多址能力和多徑分集能力，而成為第三代移動(dòng)通信系統(tǒng)的主要技術(shù)。其中Rake接收技術(shù)是CDMA系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。隨著通信技術(shù)的迅猛發(fā)展，Rake接收技術(shù)以其有效的抗衰落的能力一直是人們研究的熱點(diǎn)。人們不斷的對(duì)傳統(tǒng)的Rake接收機(jī)進(jìn)行改進(jìn)，獲得性能更佳的Rake接收機(jī)。FPGA技術(shù)的快速發(fā)展，也很大的改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)的方法。FPGA以其龐大的規(guī)模、開發(fā)過程投資小、開發(fā)周期短、保密性好等優(yōu)點(diǎn)，為人們對(duì)Rake接收機(jī)的研究提供了方便。 本文旨在設(shè)計(jì)一種功耗低、硬件實(shí)現(xiàn)相對(duì)簡(jiǎn)單的Rake接收機(jī)結(jié)構(gòu)。首先，本文介紹了Rake接收的相關(guān)理論，對(duì)Rake技術(shù)的抗衰落性能進(jìn)行了分析，然后，對(duì)各種Rake接收機(jī)進(jìn)行了比較，最終提出了一種靈活配置的Rake接收機(jī)的改進(jìn)方案，該方案采用了不同的緩沖器結(jié)構(gòu)，能夠更多的節(jié)約硬件資源，整個(gè)接收機(jī)的功耗更低。最后利用VerilogHDL語言對(duì)其中的主要模塊進(jìn)行編程設(shè)計(jì)，并在Xilinx公司的集成開發(fā)工具ISE6.1中進(jìn)行仿真，仿真平臺(tái)為Spartan-3系列中的XC3S1000芯片。仿真結(jié)果表明了所設(shè)計(jì)模塊的正確性。所設(shè)計(jì)模塊具有良好的可移植性，能夠被相關(guān)的系統(tǒng)調(diào)用，本文所做工作有一定的實(shí)際意義。
上傳時(shí)間： 2013-06-21
上傳用戶：gaorxchina
本文將電路接口技術(shù)與硬件可編程技術(shù)相結(jié)合，提出了用可編程芯片來控制IDE硬盤進(jìn)行高速數(shù)據(jù)記錄，能夠滿足機(jī)載數(shù)據(jù)記錄設(shè)備重量輕、容量大、速度快的要求。 論文對(duì)硬盤ATA接口標(biāo)準(zhǔn)進(jìn)行了研究，對(duì)VHDL語言、現(xiàn)場(chǎng)可編程門陣列器件(FPGA)實(shí)現(xiàn)硬件電路的原理和方法進(jìn)行了深入分析，在此基礎(chǔ)上完成了基于FPGA的數(shù)據(jù)記錄控制器的設(shè)計(jì)。文中選擇了具有低功耗、低成本、高性能的FPGA芯片(型號(hào)為CycloneEP1C3T144C8)，將各功能模塊級(jí)聯(lián)成系統(tǒng)在該芯片上完成了控制器系統(tǒng)級(jí)的設(shè)計(jì)與仿真驗(yàn)證，驗(yàn)證結(jié)果表明了用FPGA實(shí)現(xiàn)高速數(shù)據(jù)記錄控制器的可行性。所設(shè)計(jì)的VHDL代碼經(jīng)QuartusⅡ綜合、布局布線、管腳分配后，在FPGA內(nèi)部可以達(dá)到104.46Mhz的電路工作速度，F(xiàn)PGA與硬盤之間采用ATA接口的UltraDMA模式2傳輸方式，可以達(dá)到33.3MByte/s的突發(fā)數(shù)據(jù)傳輸率。文中對(duì)所用到的FPGA設(shè)計(jì)技術(shù)給予了詳細(xì)說明，對(duì)各功能模塊的設(shè)計(jì)給予了詳細(xì)闡述，對(duì)關(guān)鍵設(shè)計(jì)給出了VHDL源代碼，還討論了FPGA設(shè)計(jì)中時(shí)序約束的作用，給出了本文所做時(shí)序約束的方法。 本文中所論述的工作對(duì)以后機(jī)載數(shù)據(jù)記錄系統(tǒng)的設(shè)計(jì)具有重要的鋪墊作用。文中在總結(jié)所做工作的同時(shí)，還對(duì)下一步工作提出了有益的建議。
標(biāo)簽： FPGA 機(jī)載 高速數(shù)據(jù) 記錄系統(tǒng)
上傳時(shí)間： 2013-08-05
上傳用戶：hanli8870
全數(shù)字調(diào)制解調(diào)技術(shù)具有多速率、多制式、智能性等特點(diǎn)，這極大的提高了通信系統(tǒng)的靈活性和通用性，符合未來通信技術(shù)發(fā)展的方向。 本文從如下幾個(gè)方面對(duì)全數(shù)字調(diào)制解調(diào)器進(jìn)行了深入系統(tǒng)研究：1，在介紹全數(shù)字調(diào)制解調(diào)器的發(fā)展現(xiàn)狀和研究QPSK通信調(diào)制解調(diào)方式的基礎(chǔ)上，依據(jù)軟件定性仿真分析了QPSK正交調(diào)制解調(diào)系統(tǒng)，設(shè)計(jì)出了滿足系統(tǒng)要求的實(shí)現(xiàn)電路框圖并選定了芯片；2，在完成了基于FPGA芯片實(shí)現(xiàn)QPSK調(diào)制解調(diào)的算法方案設(shè)計(jì)基礎(chǔ)上，利用VHDL語言完成了芯片程序的設(shè)計(jì)，并對(duì)其進(jìn)行了調(diào)試和功能仿真；3，利用設(shè)計(jì)出的調(diào)制解調(diào)器與選定的AD、DA、正交調(diào)制解調(diào)芯片，完成了QPSK通信系統(tǒng)的硬件電路的設(shè)計(jì)并完成了調(diào)制電路的研制；4，完成電路的信息速率大于300Kbps，產(chǎn)生的中頻信號(hào)中心頻率70MHz，帶寬500KHz，滿足系統(tǒng)設(shè)計(jì)要求，由于時(shí)間關(guān)系解調(diào)電路仍在調(diào)試中。 本文基于FPGA實(shí)現(xiàn)的QPSK數(shù)字調(diào)制解調(diào)器具有體積小、集成度高和軟件可升級(jí)等優(yōu)點(diǎn)，這為設(shè)計(jì)高集成和高靈活性的通信系統(tǒng)提供了技術(shù)基礎(chǔ)。
標(biāo)簽： QPSK FPGA 基帶 通信設(shè)計(jì)
上傳時(shí)間： 2013-07-08
上傳用戶：xinshou123456
本文首先對(duì)目前使用比較多的幾種擴(kuò)頻調(diào)制方式：BPSK調(diào)制方式、QPSK調(diào)制方式、CCK調(diào)制方式、MBOK調(diào)制方式進(jìn)行了介紹，并從誤碼率、處理增益、頻帶利用率等方面對(duì)它們進(jìn)行了比較，重點(diǎn)討論了MBOK調(diào)制方式的優(yōu)越性能。然后研究了MBOK調(diào)制方式的擴(kuò)頻和解擴(kuò)方案，包括高速數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換、擴(kuò)頻、偽碼同步、解擴(kuò)等。最后，以Altera公司的MAXPLUSⅡ開發(fā)系統(tǒng)為平臺(tái)，對(duì)系統(tǒng)的各個(gè)部分進(jìn)行了模塊化設(shè)計(jì)，并進(jìn)行了軟件仿真，仿真結(jié)果表明，設(shè)計(jì)達(dá)到了預(yù)定的要求。
標(biāo)簽： MBOK FPGA 擴(kuò)頻 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-05-15
上傳用戶：dancnc
本文采用基于運(yùn)動(dòng)補(bǔ)償?shù)乃惴?對(duì)去隔行系統(tǒng)及其FPGA設(shè)計(jì)作了深入的研究.該系統(tǒng)包括三個(gè)關(guān)鍵模塊運(yùn)動(dòng)估計(jì)模塊是去隔行系統(tǒng)的設(shè)計(jì)重點(diǎn),設(shè)計(jì)為雙向運(yùn)動(dòng)估計(jì),采用菱形快速搜索算法,主要分為計(jì)算和控制兩大部分.計(jì)算部分為SAD計(jì)算模塊,采用累加樹和流水線技術(shù);控制部分根據(jù)菱形搜索算法的第三步搜索的特點(diǎn),對(duì)比較模塊、SAD暫存器等模塊做了具體的設(shè)計(jì).對(duì)于運(yùn)動(dòng)補(bǔ)償模塊采用雙向補(bǔ)償?shù)乃惴?補(bǔ)償精度為半像素.根據(jù)半像素點(diǎn)的位置將運(yùn)動(dòng)補(bǔ)償計(jì)算分為四個(gè)狀態(tài),并通過對(duì)四個(gè)狀態(tài)計(jì)算特點(diǎn)的分析設(shè)計(jì)了加法器的結(jié)構(gòu)復(fù)用.同時(shí)基于視頻數(shù)據(jù)處理的需要,設(shè)計(jì)了四個(gè)具有雙體存儲(chǔ)結(jié)構(gòu)的內(nèi)部緩存器,由FPGA內(nèi)部的嵌入式陣列塊實(shí)現(xiàn).根據(jù)運(yùn)動(dòng)估計(jì)模塊和運(yùn)動(dòng)補(bǔ)償模塊的計(jì)算特點(diǎn),分別對(duì)緩存器的結(jié)構(gòu)、讀寫時(shí)序和列序號(hào)控制進(jìn)行設(shè)計(jì),有效提高了數(shù)據(jù)的存取效率.本文對(duì)于這三個(gè)去隔行系統(tǒng)的關(guān)鍵模塊都給出了RTL級(jí)設(shè)計(jì)和模塊的功能仿真,并在最后一章中給出了去隔行系統(tǒng)的FPGA設(shè)計(jì).
上傳時(shí)間： 2013-06-11
上傳用戶：han_zh
本文研究特種LCD的圖像處理方法和FPGA實(shí)現(xiàn)方案，并研制出基于FPGA的若干實(shí)際應(yīng)用系統(tǒng)，有效地解決目前存在的問題。本文主要研究?jī)?nèi)容為： (1)給出一種基于彩色空間變換的色彩調(diào)整方法，在YCrCb空間內(nèi)實(shí)現(xiàn)亮度和色度分離，避免了RGB空間兩者同時(shí)變化造成偏色和失真的現(xiàn)象，并在FPGA內(nèi)采用流水線結(jié)構(gòu)改進(jìn)3階矩陣運(yùn)算的邏輯結(jié)構(gòu)，節(jié)省出2/3的邏輯資源，提高了模塊的最高運(yùn)行速度。 (2)研究利用FPGA實(shí)現(xiàn)圖像實(shí)時(shí)縮放處理的方法，選擇能夠滿足特種LCD要求的雙線性插值法作為研究對(duì)象，實(shí)時(shí)計(jì)算插值系數(shù)dx和dy，并采用流水線結(jié)構(gòu)進(jìn)行插值計(jì)算，僅使用FPGA中的3個(gè)雙端口RAM來緩沖圖像數(shù)據(jù)，沒有外擴(kuò)大容量幀存儲(chǔ)器，降低了成本，提高特種LCD的系統(tǒng)兼容性。 (3)設(shè)計(jì)一種針對(duì)特種LCD更為簡(jiǎn)捷、有效的隔行轉(zhuǎn)逐行掃描的實(shí)現(xiàn)方案，即利用圖像實(shí)時(shí)縮放的方法，把一場(chǎng)圖像縮放到LCD的分辨率，實(shí)現(xiàn)復(fù)合視頻圖像在LCD的“滿屏”顯示，改善現(xiàn)有特種LCD在顯示隔行掃描的復(fù)合視頻信號(hào)時(shí)，遇到圖像信息丟失或顯示效果不佳的問題。 (4)設(shè)計(jì)出一種基于字符和位圖的數(shù)字OSD控制核，合理使用分布式RAM和塊RAM兩種邏輯資源來存儲(chǔ)字符和位圖信息，OSD圖像由數(shù)字邏輯自動(dòng)合成，編程簡(jiǎn)單靈活，使特種LCD的參數(shù)調(diào)整更加方便。 (5)研制成功基于FPGA的特種LCD顯示控制板，能顯示三種分辨率640×480，800×600，1024×768的圖像信號(hào)；支持寬范圍的亮度、對(duì)比度、顯示位置等參數(shù)的實(shí)時(shí)調(diào)整，并提供全功能的透明OSD菜單進(jìn)行指示。 (6)研制成功基于FPGA的特種LCD圖像調(diào)節(jié)板，用于對(duì)某型號(hào)機(jī)載特種LCD進(jìn)行改造，增加寬范圍的亮度、對(duì)比度、圖像顯示位置的實(shí)時(shí)調(diào)整功能，提供無信號(hào)輸入檢測(cè)與OSD指示功能，提高圖像顯示的性能，通過了環(huán)境溫度試驗(yàn)與性能測(cè)試，并已裝機(jī)。 (7)研制成功基于DSP和FPGA的圖像采集顯示板，實(shí)現(xiàn)了對(duì)全分辨率復(fù)合視頻信號(hào)進(jìn)行25幀/秒的實(shí)時(shí)采集和顯示，在DSP內(nèi)使用“三幀”輪換的圖像數(shù)據(jù)緩沖方法提高了系統(tǒng)的實(shí)時(shí)處理能力，使之能夠完成一定復(fù)雜度的實(shí)時(shí)圖像處理。
上傳時(shí)間： 2013-06-12
上傳用戶：ivan-mtk
本文主要闡述基于FPGA對(duì)IEEE802.3快速以太網(wǎng)MAC層功能的實(shí)現(xiàn).首先介紹了以太網(wǎng)協(xié)議以及快速以太網(wǎng)接入無源光網(wǎng)EPON的原理,然后重點(diǎn)闡述了MAC層的FPGA設(shè)計(jì)、仿真及測(cè)試.先總體介紹了對(duì)整個(gè)MAC系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分,再對(duì)各個(gè)模塊的設(shè)計(jì)進(jìn)行了詳細(xì)的描述,接著介紹了開發(fā)環(huán)境和驗(yàn)證工具,之后給出了測(cè)試方案,驗(yàn)證數(shù)據(jù)、實(shí)現(xiàn)結(jié)果及時(shí)序仿真波形圖.最后是對(duì)下一步將設(shè)計(jì)的MAC IP應(yīng)用于EPON的MAC層協(xié)議進(jìn)行了研究分析,通過數(shù)學(xué)推導(dǎo)和實(shí)例給出了MPCP的DBA算法,并討論了在MAC核中添加MPCP協(xié)議的實(shí)現(xiàn)方法.
標(biāo)簽： 802.3 FPGA MAC 快速以太網(wǎng)
上傳時(shí)間： 2013-06-10
上傳用戶：時(shí)代將軍
在測(cè)井過程中，由于測(cè)井深度直接影響到其它測(cè)井信息的準(zhǔn)確性，所以精確的測(cè)井深度變得越來越重要。本文針對(duì)現(xiàn)有絞車系統(tǒng)的不足(CPU為單片機(jī)決定其精度不高、缺少完善的深度校正系統(tǒng)等)，首次將DSP與FPGA應(yīng)用到測(cè)井絞車系統(tǒng)中，充分利用FPGA硬件資源豐富、速度快及DSP軟件設(shè)計(jì)靈活的特點(diǎn)，使系統(tǒng)硬件、軟件結(jié)構(gòu)更加合理，功能得到增強(qiáng)，性價(jià)比進(jìn)一步提高，從而優(yōu)化了整個(gè)系統(tǒng)，為今后絞車設(shè)計(jì)提供了新的方法和途徑。 本文相對(duì)其它絞車系統(tǒng)的設(shè)計(jì)，主要特點(diǎn)有：設(shè)計(jì)了比較完善的深度校正模塊(深度脈沖校正、根據(jù)磁記號(hào)與磁定位信號(hào)的校正、由張力等原因引起的電纜形變的校正)。將打標(biāo)和測(cè)量一體化。設(shè)計(jì)了方便的通信接口(校正后的深度脈沖及DSP通過RS232與主測(cè)井儀的通信)。使用DSP作為CPU并且配合FPGA作預(yù)處理從而提高了測(cè)量深度的準(zhǔn)確性。電路采用了可編程邏輯器件，提高了電路工作的可靠性，減小了電路板面積。另外，本文在研究電纜絞車系統(tǒng)的同時(shí)，對(duì)測(cè)井的地面信號(hào)處理也進(jìn)行了初步的研究，主要是對(duì)趨膚效應(yīng)的校正做了初步的研究。 本文所完成的是一個(gè)完整的測(cè)量與打標(biāo)系統(tǒng)，通過室內(nèi)與現(xiàn)場(chǎng)實(shí)驗(yàn)，得出該系統(tǒng)具有高精度、高智能化等優(yōu)點(diǎn)。最后，本文對(duì)該系統(tǒng)的發(fā)展方向作了展望。
標(biāo)簽： FPGA DSP 絞車 系統(tǒng)研究
上傳時(shí)間： 2013-07-08
上傳用戶：星仔
工業(yè)X-CT（X-ray Computed Tomography）無損檢測(cè)技術(shù)是以不損傷或者破壞被檢測(cè)對(duì)象的一種高新檢測(cè)技術(shù)，被譽(yù)為最佳的無損檢測(cè)手段，在無損檢測(cè)領(lǐng)域日益受到人們的青睞。近年來，各國都在投入大量的人力、物力對(duì)其進(jìn)行研究與開發(fā)。 目前，工業(yè)CT主要采用第二代和第三代掃描方式。在工業(yè)CT第三代掃描方式中，掃描系統(tǒng)僅作“旋轉(zhuǎn)”運(yùn)動(dòng)，控制系統(tǒng)比較簡(jiǎn)單。對(duì)此，我國已取得了可喜的成績(jī)。然而，對(duì)工業(yè)CT系統(tǒng)中的二代掃描運(yùn)動(dòng)控制系統(tǒng)，即針對(duì)“平移+旋轉(zhuǎn)”運(yùn)動(dòng)的控制系統(tǒng)的研究，我國已有采用，但與發(fā)達(dá)國家相比，還存在較大的差距。二代掃描方式與其它掃描方式相比，具有對(duì)被檢物的尺寸沒有要求，且能夠?qū)Ω信d趣的檢測(cè)區(qū)域進(jìn)行局部掃描的獨(dú)特優(yōu)點(diǎn)。同時(shí)X光源的射線出束角較小（一般小于20°），因此在工業(yè)X-CT系統(tǒng)主要采用二代掃描運(yùn)動(dòng)控制。有鑒于此，本論文結(jié)合有關(guān)科研項(xiàng)目，開展了工業(yè)X-CT二代掃描控制系統(tǒng)的研究。 論文首先介紹了工業(yè)X-CT系統(tǒng)的工作原理和各種掃描運(yùn)動(dòng)控制方式的特點(diǎn)，闡述了開展二代掃描控制的研究目的和意義。其次，根據(jù)二代掃描控制的特點(diǎn)，提出了“在優(yōu)先滿足工業(yè)X-CT二代掃描控制的基礎(chǔ)上，力求實(shí)現(xiàn)對(duì)工業(yè)X-CT掃描運(yùn)動(dòng)的通用控制，使其能同時(shí)支持一、三代掃描方式”的設(shè)計(jì)思想。據(jù)此，研究確立了基于單片機(jī)AT89LV52及FPGA芯片EP1C3T100C8的運(yùn)動(dòng)控制架構(gòu)，以實(shí)現(xiàn)二代掃描控制系統(tǒng)的設(shè)計(jì)方案。論文詳細(xì)介紹了可編程邏輯器件FPGA的工作原理和開發(fā)流程，并對(duì)其相關(guān)開發(fā)環(huán)境QuartusII4.1作了闡述。結(jié)合運(yùn)動(dòng)控制系統(tǒng)的硬件設(shè)計(jì)，詳細(xì)介紹了各功能模塊的具體設(shè)計(jì)過程，給出了相關(guān)的設(shè)計(jì)原理框圖和實(shí)際運(yùn)行波形。并制作了相應(yīng)的PCB板，調(diào)試了整個(gè)硬件控制系統(tǒng)。最后，論文還詳細(xì)研究了利用VisualC++6.0來完成上位機(jī)控制軟件的設(shè)計(jì)，給出了運(yùn)動(dòng)控制主界面及掃描運(yùn)動(dòng)控制功能軟件設(shè)計(jì)的流程圖。 論文對(duì)整個(gè)運(yùn)動(dòng)控制系統(tǒng)采用的經(jīng)濟(jì)型的開環(huán)控制技術(shù)所帶來的不利影響，分析研究了增加步進(jìn)電機(jī)的細(xì)分?jǐn)?shù)以提高掃描精度的可能性，并對(duì)所研究的控制系統(tǒng)在調(diào)試過程中出現(xiàn)的一些問題及解決方案作了簡(jiǎn)要的分析，提出了一些完善方法。
標(biāo)簽： FPGA X-CT 工業(yè) 掃描控制
上傳時(shí)間： 2013-04-24
上傳用戶：stella2015
隨著國際互聯(lián)網(wǎng)絡(luò)的迅猛發(fā)展，網(wǎng)絡(luò)應(yīng)用的不斷豐富，Intenret已經(jīng)從最初以學(xué)術(shù)交流為目的而演變?yōu)樯虡I(yè)行為，網(wǎng)絡(luò)安全性需求日益增加，高速網(wǎng)絡(luò)安全保密成為關(guān)注的焦點(diǎn)，在安全得到保障的情況下，為了滿足網(wǎng)速無限制的追求，高速網(wǎng)絡(luò)硬件加密設(shè)備也必將成為需求熱點(diǎn)。另一方面，IPSec協(xié)議被廣泛的應(yīng)用于防火墻和安全網(wǎng)關(guān)中，但對(duì)IPSec協(xié)議的處理會(huì)大大增加網(wǎng)關(guān)的負(fù)載，成為千兆網(wǎng)實(shí)現(xiàn)的瓶頸。本文便是針對(duì)上述現(xiàn)狀，研究基于高性能FPGA實(shí)現(xiàn)千兆IPSec協(xié)議的設(shè)計(jì)技術(shù)。 目前，國外IPSec協(xié)議實(shí)現(xiàn)已經(jīng)芯片化，達(dá)到幾千兆的速率，但是國內(nèi)產(chǎn)品多以軟件實(shí)現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術(shù)方案，采用硬件實(shí)現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機(jī)密性、數(shù)據(jù)完整性驗(yàn)證以及數(shù)據(jù)源驗(yàn)證等安全服務(wù)。在以VPN為實(shí)施方案的基礎(chǔ)上，構(gòu)建了以KDIPSec為設(shè)備原型以IPSec協(xié)議為出發(fā)點(diǎn)的千兆網(wǎng)絡(luò)系統(tǒng)環(huán)境模型，從硬件體系結(jié)構(gòu)到各個(gè)模塊的劃分以及各個(gè)模塊實(shí)現(xiàn)的功能這幾個(gè)方面描述了KDIPSec實(shí)現(xiàn)技術(shù)，最后描述了一些關(guān)鍵模塊的FPGA設(shè)計(jì)和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實(shí)現(xiàn)，處理速率超過1Gb/s。
標(biāo)簽： IPSec FPGA 協(xié)議 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-07-03
上傳用戶：wfl_yy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
