電子發(fā)燒友網(wǎng)核心提示：醫(yī)療內(nèi)窺鏡的市場(chǎng)發(fā)展帶來了各種挑戰(zhàn)，例如，要求增強(qiáng)功能，更高的精度，更好的處理性能，以及更小的體積等。本文介紹Altera高級(jí)醫(yī)療內(nèi)窺鏡系統(tǒng)解決方案，它使用了1080p視頻設(shè)計(jì)工作臺(tái)、DSP 構(gòu)建模塊、參考設(shè)計(jì)，以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通過下文介紹，資深專家向您支招，教你懂得如何通過采用基于FPGA的方法來縮短高級(jí)醫(yī)療內(nèi)窺鏡系統(tǒng)的開發(fā)時(shí)間。 引言 對(duì)內(nèi)窺鏡檢查的需求在不斷增長(zhǎng)，同時(shí)還需要不斷改進(jìn)檢查過程，增強(qiáng)醫(yī)療設(shè)備的功能。全球競(jìng)爭(zhēng)不斷加劇，導(dǎo)致各種新功能的出現(xiàn)，新市場(chǎng)的變化也非常快，開發(fā)周期越來越短，工程團(tuán)隊(duì)必須集中精力提高核心競(jìng)爭(zhēng)力，加強(qiáng)系統(tǒng)知識(shí)。工程師需要靈活的硬件平臺(tái)和支持各種平臺(tái)的工作臺(tái)工具，使他們能夠針對(duì)新標(biāo)準(zhǔn)或者標(biāo)準(zhǔn)的變化而對(duì)產(chǎn)品進(jìn)行更新。此外，設(shè)計(jì)團(tuán)隊(duì)必須更高效的進(jìn)行開發(fā)工作。Altera® 1080p 視頻設(shè)計(jì)工作臺(tái)和28-nm FPGA提供了靈活的系統(tǒng)方法來滿足當(dāng)前以及不斷發(fā)展的功能需求。 不斷增長(zhǎng)的全球需求 很多因素導(dǎo)致對(duì)內(nèi)窺鏡檢查的需求越來越強(qiáng)。今后數(shù)十年內(nèi)，世界60歲以上的人口數(shù)量將會(huì)大幅度增長(zhǎng)，對(duì)醫(yī)療衛(wèi)生服務(wù)的需求也會(huì)隨之增長(zhǎng)。而且，胃腸道患病人口在不斷增加，需要進(jìn)行檢查和治療。越來越多的醫(yī)生采用內(nèi)窺鏡檢查方法。很多政府報(bào)銷政策鼓勵(lì)非置入式治療，這有利于患者更快的恢復(fù)，從而降低了治療總成本，患者的體驗(yàn)會(huì)更好。 很多國(guó)家增加了在醫(yī)療基礎(chǔ)設(shè)施上的投入，特別是加大了醫(yī)療設(shè)備的采購(gòu)。反過來，這些新市場(chǎng)需求也擴(kuò)大了對(duì)下一代內(nèi)窺鏡系統(tǒng)的需求。設(shè)計(jì)團(tuán)隊(duì)體驗(yàn)到需求的不斷增長(zhǎng)，而全球競(jìng)爭(zhēng)導(dǎo)致他們推遲其產(chǎn)品發(fā)布計(jì)劃。
上傳時(shí)間： 2014-12-28
上傳用戶：huxiao341000
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關(guān)心自己的電路實(shí)現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時(shí)腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會(huì)是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導(dǎo)致物料成本上升更為要命的是由于不了解器件結(jié)構(gòu)更不了解與器件結(jié)構(gòu)緊密相關(guān)的設(shè)計(jì)技巧過分依賴綜合等工具工具不行自己也就束手無策導(dǎo)致問題遲遲不能解決從而嚴(yán)重影響開發(fā)周期導(dǎo)致開發(fā)成本急劇上升 目前我們的設(shè)計(jì)規(guī)模越來越龐大動(dòng)輒上百萬門幾百萬門的電路屢見不鮮同時(shí)我們所采用的器件工藝越來越先進(jìn)已經(jīng)步入深亞微米時(shí)代而在對(duì)待深亞微米的器件上我們的設(shè)計(jì)方法將不可避免地發(fā)生變化要更多地關(guān)注以前很少關(guān)注的線延時(shí)我相信ASIC設(shè)計(jì)以后也會(huì)如此此時(shí)如果我們不在設(shè)計(jì)方法設(shè)計(jì)技巧上有所提高是無法面對(duì)這些龐大的基于深亞微米技術(shù)的電路設(shè)計(jì)而且現(xiàn)在的競(jìng)爭(zhēng)越來越激勵(lì)從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯(cuò)誤認(rèn)識(shí)開始從FPGA器件結(jié)構(gòu)出發(fā)以速度路徑延時(shí)大小和面積資源占用率為主題描述在FPGA設(shè)計(jì)過程中應(yīng)當(dāng)注意的問題和可以采用的設(shè)計(jì)技巧本文對(duì)讀者的技能基本要求是熟悉數(shù)字電路基本知識(shí)如加法器計(jì)數(shù)器RAM等熟悉基本的同步電路設(shè)計(jì)方法熟悉HDL語言對(duì)FPGA的結(jié)構(gòu)有所了解對(duì)FPGA設(shè)計(jì)流程比較了解
標(biāo)簽： Xilinx FPGA 華為 高級(jí)技巧
上傳時(shí)間： 2013-11-06
上傳用戶：asdfasdfd
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2014-01-01
上傳用戶：maqianfeng
高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場(chǎng)可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間： 2013-11-03
上傳用戶：王小奇
利用加速度信號(hào)測(cè)量位移是油田抽油井光桿位移測(cè)量的主要方法，而加速度信號(hào)的隨機(jī)噪聲和趨勢(shì)項(xiàng)是影響測(cè)量精度的主要因素，本文提出了一種基于學(xué)習(xí)的實(shí)時(shí)消噪和剔除趨勢(shì)項(xiàng)方法。學(xué)習(xí)時(shí)先獲取一段時(shí)間的加速度信號(hào)，再通過時(shí)間序列分析技術(shù)得出ARIMA模型及其參數(shù)，最后基于FFT變換的Rife-Jane頻率估計(jì)方法求出加速度信號(hào)的周期；在線實(shí)時(shí)消噪和剔除趨勢(shì)項(xiàng)方法是基于學(xué)習(xí)階段所得模型參數(shù)，運(yùn)用卡爾曼濾波技術(shù)消除加速度信號(hào)隨機(jī)噪聲；按周期兩次積分得到光桿位移，用加窗遞推最小二乘法在線消除趨勢(shì)項(xiàng)。通過抽油機(jī)半實(shí)物仿真平臺(tái)測(cè)試和分析加速度信號(hào)，結(jié)果表明，該方法有效地去除了加速度信號(hào)中的噪聲和趨勢(shì)項(xiàng)，極大地提高了位移的測(cè)量精度。
標(biāo)簽： 加速度信號(hào) 隨機(jī) 消除方法
上傳時(shí)間： 2013-11-16
上傳用戶：稀世之寶039
通過分析流水線結(jié)構(gòu)和單周期結(jié)構(gòu)的片上網(wǎng)絡(luò)路由器，提出了一種低延時(shí)片上網(wǎng)絡(luò)路由器的設(shè)計(jì)，并在SMIC 0.13um Mixed-signal/RF 1.2V/3.3V工藝進(jìn)行流片驗(yàn)證。芯片測(cè)試結(jié)果表明，該路由器可以在300 MHz時(shí)鐘頻率下工作，并且在相同負(fù)載下，與其他結(jié)構(gòu)的路由器相比較，其能夠在較低延時(shí)下完成數(shù)據(jù)包傳送功能。
標(biāo)簽： 低延時(shí) 片上網(wǎng)絡(luò) 路由器
上傳時(shí)間： 2014-12-28
上傳用戶：bakdesec
設(shè)計(jì)并實(shí)現(xiàn)精準(zhǔn)農(nóng)業(yè)無線傳感器網(wǎng)路，用于監(jiān)測(cè)農(nóng)作物生長(zhǎng)環(huán)境。用高性能、超低功耗單片機(jī)MSP430F149設(shè)計(jì)溫濕度和光照強(qiáng)度傳感器節(jié)點(diǎn)；用高性能32位ARM處理器LM3S6918設(shè)計(jì)匯聚節(jié)點(diǎn)，采用無線射頻器件CC1000實(shí)現(xiàn)數(shù)據(jù)的無線收發(fā)；針對(duì)匯聚節(jié)點(diǎn)能量不限的特點(diǎn)，改進(jìn)傳統(tǒng)MAC協(xié)議，提出并實(shí)現(xiàn)了一種新的MAC層通信協(xié)議。實(shí)驗(yàn)證明，該網(wǎng)絡(luò)具有生命周期長(zhǎng)、穩(wěn)定性好的優(yōu)點(diǎn)，可以滿足精準(zhǔn)農(nóng)業(yè)的環(huán)境監(jiān)測(cè)要求。
標(biāo)簽： 農(nóng)業(yè) 無線傳感器網(wǎng)絡(luò)
上傳時(shí)間： 2013-11-25
上傳用戶：kinochen
射頻識(shí)別 (RFID) 技術(shù)采用輻射和反射 RF 功率來識(shí)別和跟蹤各種目標(biāo)。典型的 RFID 繫統(tǒng)由一個(gè)閱讀器和一個(gè)轉(zhuǎn)發(fā)器 (或標(biāo)簽) 組成。
上傳時(shí)間： 2013-11-17
上傳用戶：huyanju
針對(duì)無線傳感器網(wǎng)絡(luò)的節(jié)點(diǎn)能量有限，且在進(jìn)行信息傳輸時(shí)存在數(shù)據(jù)沖突、傳輸延時(shí)等問題，提出并設(shè)計(jì)了基于最大生存周期的無線傳感器網(wǎng)絡(luò)數(shù)據(jù)融合算法。該算法將整個(gè)網(wǎng)絡(luò)中的節(jié)點(diǎn)分成多個(gè)簇，并根據(jù)節(jié)點(diǎn)的傳輸范圍，將每個(gè)簇中的節(jié)點(diǎn)均勻分布，每個(gè)節(jié)點(diǎn)根據(jù)自己的本地信息和剩余能量選擇通信方式向簇頭節(jié)點(diǎn)傳輸數(shù)據(jù)，從而形成傳輸數(shù)據(jù)的最短路徑；并根據(jù)集中式TDMA（時(shí)分多址）調(diào)度模型，運(yùn)用基于微粒群的Pareto優(yōu)化方法，使得網(wǎng)絡(luò)在完成規(guī)定的信息傳輸時(shí)每個(gè)節(jié)點(diǎn)耗費(fèi)的平均時(shí)隙和平均能耗最優(yōu)。仿真結(jié)果表明，上述算法不但可以最大化網(wǎng)絡(luò)的生存時(shí)間，還可以有效的降低數(shù)據(jù)融合時(shí)間，減少網(wǎng)絡(luò)延時(shí)。
標(biāo)簽： 低能耗 時(shí)延 無線傳感器 網(wǎng)絡(luò)數(shù)據(jù)
上傳時(shí)間： 2014-12-29
上傳用戶：看到了沒有
國(guó)內(nèi)第一家自主研發(fā)的公司，測(cè)試儀完全自主產(chǎn)權(quán)； 測(cè)試儀性價(jià)比高，已廣泛應(yīng)用，受到市場(chǎng)的認(rèn)可； 儀器接口開放，可定制開發(fā)測(cè)試項(xiàng)目； 儀器廠家的技術(shù)支持人員本地化，技能熟練，24小時(shí)服務(wù)響應(yīng)； 儀器供貨周期控制在2周內(nèi)； 能建立通用的測(cè)試儀器平臺(tái)，幫助國(guó)防及軍隊(duì)建設(shè)提供成熟的測(cè)試解決方案
標(biāo)簽： iTester 交換機(jī) 測(cè)試方案
上傳時(shí)間： 2013-11-20
上傳用戶：上善若水
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
