基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
標簽： Verilog FPGA HDL 多功能
上傳時間： 2013-08-18
上傳用戶：問題問題
s3c2410開發板cpld源碼，希望有些參考價值
標簽： s3c2410 cpld 開發板 源碼
上傳時間： 2013-08-20
上傳用戶：wtrl
基于QUARTUSII軟件 實現FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信\r\n所用語言位verilog HDL
標簽： QUARTUSII CYCLONE ATERA FPGA
上傳用戶：it男一枚
多路18b20測溫顯示系統,可同時測量n個第三18b20
標簽： 18b20 多路 測溫 顯示系統
上傳時間： 2013-08-21
上傳用戶：zhangchu0807
FPGA RSIC CPU設計文檔和源碼是EDA中對CPU設計非常好用的程序
標簽： CPU FPGA RSIC EDA
上傳用戶：cppersonal
盡管頻率合成技術已經經歷了大半個世紀的發展史，但直到今天，人們對\\r\\n它的研究仍然在繼續。現在，我們可以開發出輸出頻率高達IG的DDS系統，\\r\\n武漢理工大學碩士學位論文\\r\\n已能滿足絕大多數頻率源的要求，集成DDS產品的信噪比也可達到75dB以上，\\r\\n已達到鎖相頻率合成的一般水平。電子技術的發展己進入數字時代，模擬信號\\r\\n數字化的方法也是目前一個熱門研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領域的應用越來越廣泛。本次設計完成了軟件仿真和硬件實現，對設計原
標簽： FPGA 頻率合成 軟硬件設計
上傳用戶：asdkin
通過fpga產生時鐘的VHDL源碼，QII7.1下調試通過
標簽： fpga VHDL 時鐘 源碼
上傳時間： 2013-08-24
ACTEL A3P StartKit FPGA開發全套文擋（含測試源碼）
標簽： StartKit ACTEL FPGA A3P
上傳時間： 2013-08-28
上傳用戶：litianchu
FPGA數字電子系統設計與開發實例導航光盤內附源碼
標簽： FPGA 數字電子 開發實例 導航
上傳用戶：r5100
基于FPGA＋DDS的MSK數字調制源設計 通信中的DDS技術應用
標簽： FPGA DDS MSK 數字調制
上傳時間： 2013-08-29
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="yq0qs"></strike>
