亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

開關電源系列

  • 基于FPGA設計的字符VGA LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明

    基于FPGA設計的字符VGA  LCD顯示實驗Verilog邏輯源碼Quartus工程文件+文檔說明,通過字符轉換工具將字符轉換為 8 進制 mif 文件存放到單端口的 ROM IP 核中,再從ROM 中把轉換后的數據讀取出來顯示到 VGA 上,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input                       rst_n, //vga output         output                      vga_out_hs, //vga horizontal synchronization          output                      vga_out_vs, //vga vertical synchronization                   output[4:0]                 vga_out_r,  //vga red output[5:0]                 vga_out_g,  //vga green output[4:0]                 vga_out_b   //vga blue );wire                            video_clk;wire                            video_hs;wire                            video_vs;wire                            video_de;wire[7:0]                       video_r;wire[7:0]                       video_g;wire[7:0]                       video_b;wire                            osd_hs;wire                            osd_vs;wire                            osd_de;wire[7:0]                       osd_r;wire[7:0]                       osd_g;wire[7:0]                       osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r  = osd_r[7:3]; //discard low bit dataassign vga_out_g  = osd_g[7:2]; //discard low bit dataassign vga_out_b  = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0                (clk                        ), .c0                    (video_clk                  ));color_bar color_bar_m0( .clk                   (video_clk                  ), .rst                   (~rst_n                     ), .hs                    (video_hs                   ), .vs                    (video_vs                   ), .de                    (video_de                   ), .rgb_r                 (video_r                    ), .rgb_g                 (video_g                    ), .rgb_b                 (video_b                    ));osd_display  osd_display_m0( .rst_n                 (rst_n                      ), .pclk                  (video_clk                  ), .i_hs                  (video_hs                   ), .i_vs                  (video_vs                   ), .i_de                  (video_de                   ), .i_data                ({video_r,video_g,video_b}  ), .o_hs                  (osd_hs                     ), .o_vs                  (osd_vs                     ), .o_de                  (osd_de                     ), .o_data                ({osd_r,osd_g,osd_b}        ));endmodule

    標簽: fpga vga lcd

    上傳時間: 2021-12-18

    上傳用戶:

  • 基于FPGA設計的sdram讀寫測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明 DR

    基于FPGA設計的sdram讀寫測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明,DRAM選用海力士公司的 HY57V2562 型號,容量為的 256Mbit,采用了 54 引腳的TSOP 封裝, 數據寬度都為 16 位, 工作電壓為 3.3V,并丏采用同步接口方式所有的信號都是時鐘信號。FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。timescale 1ps/1psmodule top(input                        clk,input                        rst_n,output[1:0]                  led,output                       sdram_clk,     //sdram clockoutput                       sdram_cke,     //sdram clock enableoutput                       sdram_cs_n,    //sdram chip selectoutput                       sdram_we_n,    //sdram write enableoutput                       sdram_cas_n,   //sdram column address strobeoutput                       sdram_ras_n,   //sdram row address strobeoutput[1:0]                  sdram_dqm,     //sdram data enable output[1:0]                  sdram_ba,      //sdram bank addressoutput[12:0]                 sdram_addr,    //sdram addressinout[15:0]                  sdram_dq       //sdram data);parameter MEM_DATA_BITS          = 16  ;        //external memory user interface data widthparameter ADDR_BITS              = 24  ;        //external memory user interface address widthparameter BUSRT_BITS             = 10  ;        //external memory user interface burst widthparameter BURST_SIZE             = 128 ;        //burst sizewire                             wr_burst_data_req;       // from external memory controller,write data request ,before data 1 clockwire                             wr_burst_finish;         // from external memory controller,burst write finish

    標簽: fpga sdram verilog quartus

    上傳時間: 2021-12-18

    上傳用戶:

  • 基于FPGA設計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明 FPGA

    基于FPGA設計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input                       rst_n, //vga output         output                      vga_out_hs, //vga horizontal synchronization          output                      vga_out_vs, //vga vertical synchronization                   output[4:0]                 vga_out_r,  //vga red output[5:0]                 vga_out_g,  //vga green output[4:0]                 vga_out_b   //vga blue );wire                            video_clk;wire                            video_hs;wire                            video_vs;wire                            video_de;wire[7:0]                       video_r;wire[7:0]                       video_g;wire[7:0]                       video_b;assign vga_out_hs = video_hs;assign vga_out_vs = video_vs;assign vga_out_r  = video_r[7:3]; //discard low bit dataassign vga_out_g  = video_g[7:2]; //discard low bit dataassign vga_out_b  = video_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0(clk), .c0(video_clk));color_bar color_bar_m0( .clk(video_clk), .rst(~rst_n), .hs(video_hs), .vs(video_vs), .de(video_de), .rgb_r(video_r), .rgb_g(video_g), .rgb_b(video_b));endmodule

    標簽: fpga vga顯示 verilog quartus

    上傳時間: 2021-12-19

    上傳用戶:kingwide

  • FPGA片內FIFO讀寫測試Verilog邏輯源碼Quartus工程文件+文檔說明 使用 FPGA

    FPGA片內FIFO讀寫測試Verilog邏輯源碼Quartus工程文件+文檔說明,使用 FPGA 內部的 FIFO 以及程序對該 FIFO 的數據讀寫操作。FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input clk,           //50MHz時鐘 input rst_n              //復位信號,低電平有效 );//-----------------------------------------------------------localparam      W_IDLE      = 1;localparam      W_FIFO     = 2; localparam      R_IDLE      = 1;localparam      R_FIFO     = 2; reg[2:0]  write_state;reg[2:0]  next_write_state;reg[2:0]  read_state;reg[2:0]  next_read_state;reg[15:0] w_data;    //FIFO寫數據wire      wr_en;    //FIFO寫使能wire      rd_en;    //FIFO讀使能wire[15:0] r_data; //FIFO讀數據wire       full;  //FIFO滿信號 wire       empty;  //FIFO空信號 wire[8:0]  rd_data_count;  wire[8:0]  wr_data_count;  ///產生FIFO寫入的數據always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) write_state <= W_IDLE; else write_state <= next_write_state;endalways@(*)begin case(write_state) W_IDLE: if(empty == 1'b1)               //FIFO空, 開始寫FIFO next_write_state <= W_FIFO; else next_write_state <= W_IDLE; W_FIFO: if(full == 1'b1)                //FIFO滿 next_write_state <= W_IDLE; else next_write_state <= W_FIFO; default: next_write_state <= W_IDLE; endcaseendassign wr_en = (next_write_state == W_FIFO) ? 1'b1 : 1'b0; always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) w_data <= 16'd0; else    if (wr_en == 1'b1)     w_data <= w_data + 1'b1; else          w_data <= 16'd0; end///產生FIFO讀的數據always@(posedge clk or negedge rst_n)begin if(rst_n == 1'b0) read_state <= R_IDLE; else read_state <= next_read_state;endalways@(*)begin case(read_state) R_IDLE: if(full == 1'b1)               //FIFO滿, 開始讀FIFO next_read_state <= R_FIFO; else next_read_state <= R_IDLE; R_FIFO: if(empty == 1'b1)   

    標簽: fpga fifo verilog quartus

    上傳時間: 2021-12-19

    上傳用戶:20125101110

  • 《新概念模擬電路》系列叢書全五冊合集

      歷時四年,在繼好評如潮的《你好,放大器》之后,西安交通大學電氣工程學院楊建國老師攜模電系列叢書《新概念模擬電路》再度歸來!全書共五冊,近50萬字,一樣的風趣幽默,一樣的social化語言,深入淺出地將枯燥深奧的模電知識講得簡單易學。《新概念模擬電路》叢書包含了《晶體管》、《負反饋和運算放大器》、《運放電路的頻率特性和濾波器》、《信號處理電路》以及《源電路·信號和電源》,絕大部分內容都是楊教授親自實驗或仿真總結之后才寫出來的,非常有價值。楊教授表示,"盡管全書囊括眾多模電知識點,但它絕不會是一本有著欺世盜名名字卻包羅萬象的大雜燴。"

    標簽: 模擬電路

    上傳時間: 2022-03-22

    上傳用戶:zhanglei193

  • 國產三菱FX3U全套資料V8.0 圖紙 源碼等

    全套國產三菱FX3U系列資料  圖紙 源碼

    標簽: 三菱 fx3u

    上傳時間: 2022-03-29

    上傳用戶:trh505

  • STC8H實驗箱原理圖參考程序與STC8G相通軟件工程源碼

    更新記錄2020.08.271.  添加例程“45-IO口推挽輸出驅動有源蜂鳴器實驗程序”;2. 修改例程“43-高級PWM4N驅動蜂鳴器實驗程序”名稱為“43-高級PWM4N驅動無源蜂鳴器實驗程序”;3. 添加例程“46-端口模式設置”;4. 添加例程“47-SPI互為主從-SS設置主從-串口1透傳”;5. 添加例程“48-SPI互為主從-主模式忽略SS-串口1透傳”。2020.08.201.  例程“31-硬件SPI訪問FLASH-PM25LV040-串口1監控”、“32-IO模擬SPI訪問FLASH-PM25LV040-串口1監控”兼容華邦W25X40CL型號Flash,并添加W25X40CL規格書。2020.08.181.  添加例程“44-高級PWM輸出兩路互補SPWM”以及正弦計算表。2020.08.111.  按照8.3版本實驗箱圖紙修改現有例程;2.  添加例程“43-高級PWM4N驅動蜂鳴器實驗程序”。2020.07.301.  在例程01添加注解“當用戶使用硬件 USB 對 STC8H8K64U 系列進行 ISP 下載時不能調節內部 IRC 的頻率,但用戶可用選擇內部預置的 16 個頻率(分別是 5.5296M、 6M、 11.0592M、 12M、 18.432M、 20M、 22.1184M、 24M、27M、 30M、 33.1776M、 35M、 36.864M、 40M、 44.2368M 和 48M)。下載時用戶只能從頻率下拉列表中進行選擇其中之一,而不能手動輸入其他頻率。”2. 添加例程“41-軟件修改內部RC主頻”;3. 添加例程“42-一線制溫度傳感器 DS18B20 測溫”;4. 添加8.2版本實驗箱的原理圖跟PCB圖,現有程序還是基于8.1版本圖紙。2020.07.241.  例程“38-2.4寸ILI9325驅動TFT顯示屏實驗程序-帶觸摸功能”調整驅動讀寫代碼,使正常顯示時的MCU工作主頻最高可調至48MHz。2.  修改ADC相關例程關于AD通道參數的注釋。3.  修改EEPRO相關例程TPS擦除等待參數與設置主頻一致。4. 添加例程“39-通過USB發送命令讀取ADC測試程序”以及配套的上位機測試軟件;5. 添加例程“40-USB鍵盤設備通過P0口矩陣按鍵模擬小鍵盤功能”以及鍵盤按鍵碼表。2020.07.091.  添加例程“37-2.4寸ILI9341驅動TFT顯示屏實驗程序”以及相關工具及規格書;2.  添加例程“38-2.4寸ILI9325驅動TFT顯示屏實驗程序-帶觸摸功能”以及相關工具及規格書。2020.06.281.  添加例程“35-板上的32K xdata測試程序”;2.  添加例程“36-LCD128x64顯示圖形文字-ST7920”以及“ST7920規格書”。2020.06.231.  添加例程“30-紅外發射程序(NEC碼)-使用PWM4產生38KHz載波”;2.  添加例程“34-IO掃描鍵紅外發射-同時接收數碼管顯示用戶碼鍵值程序”。2020.06.221.  添加例程“31-硬件SPI訪問FLASH-PM25LV040-串口1監控”以及“PM25LV040規格書”;2.  添加例程“32-IO模擬SPI訪問FLASH-PM25LV040-串口1監控”;3.  添加例程“33-P1.3做ADC-使用內部基準計算外部電壓”。2020.06.191.  添加例程“28-I2C主機模式訪問PCF8563-RTC時鐘程序”以及“PCF8563規格書”;2.  添加例程“29-紅外遙控接收程序(NEC碼)-數碼管顯示用戶地址和鍵值”。2020.06.181.  更改文件夾命名,使例程內容更加一目了然;2.  添加例程“04-利用T0,T1做外部計數器”;3.  添加例程“05-利用定時器測量脈沖寬度”;4.  添加例程“13-串口3中斷模式與電腦收發測試”;5.  添加例程“14-串口4中斷模式與電腦收發測試”;6.  添加例程“20-使用比較器檢測低電壓時保存數據到EEPROM”;7.  添加例程“25-高級PWM1-PWM2-PWM3-PWM4,驅動P6口呼吸燈實驗程序”;8.  添加例程“26-高級PWM5-PWM6-PWM7-PWM8輸出測試程序”;9.  修改串口相關例程的主時鐘頻率為 22.1184MHz,精確計算115200波特率;10.“17-NTC測溫度數碼管顯示”添加“SNDT2012X103F3950FTF R-T對照表”;11.添加“實驗箱8問題清單”文件。2020.06.151.  修改所有例程主時鐘頻率為 24MHz;2.  添加例程“08-雙串口中斷收發”;3.  添加例程“09-串口1中斷收發”;4.  添加例程“10-串口2中斷收發”;5.  添加例程“14-通過串口1命令多字節讀寫EEPROM測試程序”;6.  添加例程“15-內部掉電檢測中斷保存EEPROM”;7.  添加例程“17-P1.7輸出PWM5做DAC_P1.1做ADC讀入DAC輸出值_串口1設置占空比”;8.  修改例程“比較器”命名為“18-比較器_P3.7做正極輸入源”;9.  添加例程“19-比較器_ADC做正極輸入源”;10.添加例程“20-I2C從機中斷模式與IO口模擬I2C主機進行自發自收”。2020.06.081.  添加例程“16-P1.7輸出PWM做DAC_P1.1做ADC讀入DAC輸出值_串口1設置占空比”;2.  添加例程“比較器”。2020.06.041.  初版發布;2.  發布例程“01-跑馬燈”;3.  發布例程“02-Timer0-Timer1-Timer2-Timer3-Timer4測試程序”;4.  發布例程“03-數碼管”;5.  發布例程“04-外中斷INT0-INT1-INT2-INT3- INT4測試”;6.  發布例程“05-睡眠-外部中斷喚醒”;7.  發布例程“06-睡眠-喚醒定時器喚醒”;8.  發布例程“07-看門狗復位測試程序”;9.  發布例程“11-IO行列掃描鍵盤數碼管顯示鍵值和調整時間”;10.發布例程“12-ADC鍵盤掃描數碼管顯示鍵值和調整時間”;11.發布例程“13-NTC測溫度數碼管顯示”;12.發布文件“STC實驗箱8-使用說明書.pdf”;13.發布圖紙“實驗箱8.1_2020-05-11-PCB.pdf”;14.發布圖紙“實驗箱8.1_2020-05-11-SCH.pdf”。

    標簽: stc8h

    上傳時間: 2022-04-18

    上傳用戶:

  • 宏晶 STC15F2K60S2開發板配套軟件源碼 基礎例程30例

    宏晶 STC15F2K60S2開發板配套軟件源碼 基礎例程30例/**********************基于STC15F2K60S2系列單片機C語言編程實現使用如下頭文件,不用另外再包含"REG51.H"#include <STC15F2K60S2.h>***********************/#include "STC15F2K60S2.H"//#include "REG51.H" //sfr P4   = 0xC0;#define  uint unsigned int  #define  uchar unsigned char  /**********************引腳別名定義***********************/sbit SEL=P4^3; // LED和數碼管選擇引腳 高:LED有效 低:數碼管有效 // SEL連接的單片機引腳必須為帶有上拉電阻的引腳 或將其直接連接VCC#define data P2 // 數據輸入定義  /**********************函數名稱:Delay_1ms功能描述:延時入口參數:unsigned int t 表示要延時t個1ms 出口參數:無備注:通過參數t,控制延時的時間長短***********************/void Delay_1ms(uint t){ uchar j;   for(;t>0;t--)       for(j=110;j>0;j--)     ;}/**********************函數名稱:Led_test功能描述:對8個二極管進行測試,依次輪流點亮8個二極管入口參數:無出口參數:無備注:  ***********************/void Led_test(){    uchar G_value=0x01; // 給變量賦初值 SEL=1;    //高電平LED有效   while(1) { data=G_value; Delay_1ms(10000); G_value=G_value<<1; if(G_value==0x00) { data=G_value; Delay_1ms(10000); G_value=0x01;      } }}/***********************主函數************************/void main(){ ///////////////////////////////////////////////// //注意: STC15W4K32S4系列的芯片,上電后所有與PWM相關的IO口均為 //      高阻態,需將這些口設置為準雙向口或強推挽模式方可正常使用 //相關IO: P0.6/P0.7/P1.6/P1.7/P2.1/P2.2 //        P2.3/P2.7/P3.7/P4.2/P4.4/P4.5 ///////////////////////////////////////////////// P4M1=0x00; P4M0=0x00; P2M0=0xff; P2M1=0x00; //將P2設為推挽 Led_test();  }

    標簽: STC15F2K60S2

    上傳時間: 2022-05-03

    上傳用戶:

  • NXP LPC2214軟件參考設計例程 -20例基礎源碼

    NXP LPC2214軟件參考設計例程 -20例基礎源碼一 概述LPC2000 系列微控制器是基于ARM7TDMI-S 內核的32 位微控制器片內集成了支持400KHz 高速模式的硬件I2C 總線接口為了方便地對 I2C 從器件進行快速的正確的讀寫操作我們設計了LPC2000 系列微控制器I2C 軟件包本軟件包是硬件I2C 以主方式工作的只要用戶調用接口函數并提供幾個主要的參數即可輕松地完成I2C 總線外圍器件的應用程序設計二 I2C 串行總線I2C 總線是PHILIPS 公司推出的芯片間串行數據傳輸總線2 根線(SDA SCL)即可實現完善的全雙工同步數據傳送能夠十分方便地地構成多機系統和外圍器件擴展系統I2C 器件是把I2C 的協議植入器件的I/O 接口使用時器件直接掛到I2C 總線上這一特點給用戶在設計應用系統帶來了極大的便利I2C 器件無須片選信號是否選中是由主器件發出的I2C從地址決定的而I2C 器件的從地址是由I2C 總線委員會實行統一發配三 軟件包接口說明LPC2000 系列微控制器I2C 軟件包采用中斷方式進行處理提供了4 個接口函數分別為ISendByte() ISendStr() IRcvByte 和IRcvStr() 由于I2C 向量中斷需要根據實際應用來設定(即VIC 的設置) 所以軟件包中沒有提供I2C 初始化的代碼在調用I2C 軟件包接口函數前用戶程序要配置好I2C 總線接口(I2C 引腳功能和I2C 中斷并已使能I2C 主模式)

    標簽: nxp lpc2214

    上傳時間: 2022-05-03

    上傳用戶:fliang

  • MSP430 bootloader文檔+源碼

    說明:  msp430F系列單片機bootloader原理與實現完整版源碼、文檔及說明(Msp430F series microcontroller bootloader principle and implementation of the full version of the source code, documentation and instructions)

    標簽: msp430 IAP

    上傳時間: 2022-06-06

    上傳用戶:kingwide

主站蜘蛛池模板: 北碚区| 福州市| 阿坝县| 北川| 四平市| 南宫市| 托里县| 增城市| 宾阳县| 西和县| 永吉县| 马尔康县| 称多县| 喀什市| 锡林浩特市| 河池市| 英山县| 阿合奇县| 鹤岗市| 郎溪县| 张家口市| 平原县| 华坪县| 义马市| 介休市| 河东区| 河池市| 绥滨县| 嘉黎县| 天全县| 资溪县| 河源市| 河池市| 腾冲县| 榆社县| 上思县| 综艺| 孝昌县| 阳江市| 尉氏县| 昭觉县|