使用VHDL設(shè)計(jì)一個適用於ETSI OFDM的時間和頻率同步處理器
標(biāo)簽： VHDL ETSI OFDM
上傳時間： 2015-09-21
上傳用戶：luke5347
用來設(shè)定中斷TIMER0把計(jì)算出來的秒數(shù)輸出
標(biāo)簽： TIMER0
上傳時間： 2015-11-08
上傳用戶：ddddddos
wdm驅(qū)動開發(fā)設(shè)計(jì)手冊的完整源碼, 網(wǎng)上少有
標(biāo)簽： wdm 驅(qū)動 手冊
上傳時間： 2015-11-25
上傳用戶：cc1
經(jīng)典教程,錢能的c++程序設(shè)計(jì)教程,找了好久的
標(biāo)簽： 教程 程序
上傳時間： 2014-01-11
上傳用戶：417313137
TC&MSC高階函式庫設(shè)計(jì)技術(shù), 如何在DOS下作出圖形介面的程式, 備有豐富的程式庫.
標(biāo)簽： MSC DOS 程式 TC
上傳時間： 2014-01-21
上傳用戶：lijinchuan
這一篇論文的標(biāo)題為「適應(yīng)性BIC-MIMO-OFDM系統(tǒng)的性能分析和接收器設(shè)計(jì)」是2007發(fā)表的
標(biāo)簽： BIC-MIMO-OFDM 2007 系統(tǒng) 性能分析
上傳時間： 2016-01-14
上傳用戶：BIBI
將Verilog設(shè)計(jì)轉(zhuǎn)成VHDL設(shè)計(jì)的程式
標(biāo)簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設(shè)計(jì)轉(zhuǎn)換成Verilog設(shè)計(jì)的程式
上傳用戶：wkchong
JPEG的硬體設(shè)計(jì)採用的是VHDL設(shè)計(jì),有源碼
標(biāo)簽： JPEG VHDL 有源
上傳用戶：agent
一個簡單的游戲設(shè)計(jì)...好好玩的
標(biāo)簽：
上傳時間： 2013-12-31
上傳用戶：edisonfather
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
