H.264/AVC是由ITU和ISO兩大組織聯合組成的JVT共同制定的一項新的視頻壓縮技術標準，在較低帶寬上提供高質量的圖像傳輸是H.264/AVC的應用亮點。在同樣的視覺質量前提下，H.264/AVC比H.263和MPEG-4節約了50％的碼率。但H.264獲得優越性能的代價是計算復雜度的增加，據估計其編碼的計算復雜度大約為H.263的3倍，因此很難應用于實時視頻處理領域。針對這一現狀，業內做了大量的研究工作，力圖降低其計算復雜度和提高運行效率。比如在運動估計方面，國內外在這方面的研究已經很成熟。而針對幀內/幀間預測編碼的研究卻較少。因此研究預測模式的快速算法具有理論意義和應用價值。 本文在詳細研究H.264標準視頻壓縮編碼特點基礎上，分析了H.264幀內編碼, 幀間編碼及變換，量化技術的原理及特點，提出了一種基于局部邊緣方向信息的快速幀內模式判決算法，通過結合SAD的模式選擇方法來減少模式選擇數目。它采用了Sobel梯度算子計算當前塊的邊緣信息，累加當前塊中屬于同一方向像素點的邊緣矢量構造不同模式下的邊緣方向直方圖，以便確定最可能的預測模式。該算法有效降低了編碼器的運算復雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸的質量。 另外在幀間預測模式選擇算法方面進行了改進研究：按順序對不同類型進行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數量的同時，結合小塊模式搜索中途停止準則來確定最優模式。仿真表明：改進算法相對與原來算法能夠節省很多的編碼時間（平均下降了49.3％），但帶來的圖像質星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時在整數DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點數據做一次變換，只需通過8×8次加法和2×8次移位運算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運算復雜度。 最后介紹FPGA的特點及設計流程，并實現了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實現的H.264編碼視頻處理模塊設計具備了成本低，周期短，設計方法靈活等優點，具有廣闊的市場應用前景。 仿真表明，通過使用本文提出的幀內/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實現實時編碼。
上傳時間： 2013-07-18
上傳用戶：zukfu
在當今的廣播系統中，絕大部分的視頻信號是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現象。這種缺陷經人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果，去隔行技術應運而生。同時，視頻信號本身的低幀頻也會導致行抖動、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會把這些視覺缺陷搬移到人眼不敏感的高頻區域上去從而產生較好的主觀圖象質量。而為了適應不同顯示終端以及對圖像大小變化的要求就必須對原始信號分辨率即每幀行數和每行像素數進行變換。因此去隔行、幀頻轉換、分辨率變換成為視頻格式轉換的基本內容。 FPGA 的出現是VLSI技術和EDA技術發展的結果。FPGA器件集成度高、體積小，具有通過用戶編程實現專門應用的功能。它允許電路設計者利用基于計算機的開發平臺，經過設計輸入、仿真、測試和校驗，直到達到預期的結果。使用FPGA器件可以大大縮短系統的研制周期，減少資金投入。另外采用FPGA器件可以將原來的電路板級產品集成芯片級產品，從而降低了功耗，提高了可靠性，同時還可以很方便的對設計進行在線修改。 該文在介紹了視頻格式轉換中的主要算法后，重點對去隔行、幀頻轉換、分辨率變換的FPGA綜合實現方案進行了由簡單到復雜的深入研究，分別給出了最簡解決方案、基于非線性算法的解決方案和基于運動補償的解決方案。最簡解決方案利用線性算法將去隔行，幀頻轉換，分辨率變換三項處理同時實現，達到FPGA內部資源和外部RAM耗用量都為最小的要求，是后續復雜方案的基礎。其中去隔行采用場合并方式，幀頻轉換采用幀重復方式，分辨率變換采用均勻插值方式?；诜蔷€性算法的解決方案中加入了對靜止區域的判斷，靜止區域的輸出像素值直接選用相應位置的已存輸入數據，非靜止區域的輸出像素值通過對已存輸入數據進行非線性運算得出?；谶\動補償的解決方案在對靜止區域進行判斷和處理的基礎上，對欲生成的變頻后的場間插值幀進行運動估計，根據運動矢量得出非靜止區域的輸出像素值。其中為求得輸入場間相應時間位置上的插值幀輸出數據，該方案采用了自定義的前后向塊匹配運動估計方式，通過對三步搜索算法的高效實現，將SAD 值進行比較得出運動矢量。
上傳時間： 2013-07-19
上傳用戶：米卡
隨著微電子技術的高速發展，實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數據的理想選擇，基于FPGA的圖像處理專用芯片的研究將成為信息產業的新熱點。 本文以FPGA為平臺，使用VHDL硬件描述語言設計并實現了中值濾波、順序濾波、數學形態學、卷積運算和高斯濾波等圖像處理算法。在設計過程中，通過改進算法和優化結構，在合理地利用硬件資源的條件下，有效地挖掘出算法內在的并行性，采用流水線結構優化算法，提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設計中，本文提出了一種快速中值濾波算法，該算法大大節省了硬件資源，處理速度也很快。在數學形態學算法的硬件實現中，本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率，適應了流水線設計的要求，提高了圖像處理速度。 整個設計及各個模塊都在Altera公司的開發環境QuartusⅡ以及第三方仿真軟件Modelsim上進行了邏輯綜合以及仿真。綜合和仿真的結果表明，使用FPGA硬件處理圖像數據不僅能夠獲得很好的處理效果，達到較高的工作頻率，處理速度也遠遠高于軟件法處理圖像，可滿足實時圖像處理的要求。 本課題為圖像處理專用FPGA芯片的設計做了有益的探索性嘗試，對今后完成以FPGA圖像處理芯片為核心的實時圖像處理系統的設計有著積極的意義。
上傳時間： 2013-06-08
上傳用戶：shuiyuehen1987
隨著數字視頻廣播的發展，觀眾將會面對越來越多綜合或專門頻道的選擇，欣賞到更高品質，更多服務的節目。而廣播業者則要為這些節目的版權購買，制作而承受更高的成本，單純的廣告收入已經不夠。要求對用戶收取一定的收視費用，而另一方面，調查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(Conditional Access system)就是為了商業目的而對某些廣播服務實施接入控制，決定一個數字接受設備能否將特定的廣播節目展現給最終用戶的系統。CA技術要求既能使用戶自由選擇收看節目又能保護廣播業者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節目。在數字電視領域中，CA系統無疑將成為發展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統，在不同的CA系統之間進行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數字電視條件接收系統GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點?？梢哉f，FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統的目的和組成，FPGA的結構和原理，優勢。然后介紹了利用FPGA來實現CA系統主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結構，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構建，硬件實現等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計，給出了FPGA的結構和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程； 最后給出了該加擾系統的測試與驗證方法以及驗證和測試結果。
上傳時間： 2013-06-22
上傳用戶：chongchong2016
圖像縮放在圖像處理領域中，發揮著重要作用。圖像的分辨率調整和格式變換，都需要用到圖像縮放技術。隨著多媒體技術和大規模集成電路的發展，利用硬件實現視頻圖像無級縮放已成為圖像處理研究的一個重要課題。 圖像縮放通常由插值算法實現。傳統的插值算法由于實現原理的局限性，在縮放時容易引起邊緣鋸齒或細節模糊現象。針對傳統插值算法的這個不足，出現了許多基于邊緣改進的算法。但這些算法一般只能完成2k倍數插值，無法真正做到基于邊緣的無級縮放。 為了實現基于邊緣改進的無級縮放，本文做了如下五個方面的研究工作： 1.系統回顧了圖像縮放技術，包括傳統圖像縮放技術和多邊緣檢測插值，分析了這些圖像縮放技術的優缺點。 2.重點研究了新興的方向多項式插值算法，該算法能夠真正完成基于邊緣改進的無級縮放。 3.提出改進的方向多項式插值算法(IOPI算法)，該算法針對硬件實現，做了兩個方面改進：提出EDV算法，簡化邊緣方向的確定；提出Cubic6逼近插值算法(A-Cubic6算法)，改善平坦區域縮放效果。其中的EDV算法通過加減、比較模塊，完成邊緣方向的確定。相比原算法中的乘除法、直方圖計算，大大簡化了硬件實現，降低了硬件實現成本。A-Cubic6算法利用查找表簡化了Cubic6點插值算法的實現，而且明顯改善了非邊緣區域的縮放效果。 4.研究縮放算法與圖像質量的評價方法。比較、分析各算法的軟件仿真結果，得出結論：本文提出的IOPI算法在平坦區域和邊緣區域都具有比其它算法更突出的效果。 5.結合實時視頻處理要求，研究了IOPI算法的FPGA實現。已完成最近鄰域插值和A-Cubic6算法的FPGA實現，可以在硬件平臺上穩定工作。
上傳時間： 2013-06-05
上傳用戶：2728460838
為了克服傳統的局部特征匹配算法對噪聲和圖像灰度非線性變換敏感的不足，提出了基于SIFT（Scale Invariant Feature Transform）描述算子的特征匹配算法。該算法首先
上傳時間： 2013-04-24
上傳用戶：hphh
極值型中值濾波算法在高噪聲率下的濾波效果不是很好，主要原因有以下兩個：首先，濾波窗口中過多的噪聲點會使窗口中的點在排序時產生中值偏移；其次是高噪聲率環境下，可能序列中值本身就是是噪聲點。對此，本文提出
上傳時間： 2013-06-26
上傳用戶：小小小熊
可編程邏輯器件FPGA(現場可編程門陣列)和CPLD(復雜可編程邏輯器件)越來越多的應用于數字信號處理領域，與傳統的ASIC(專用集成電路)和DSP(數字信號處理器)相比，基于FPGA和CPLD實現的數字信號處理系統具有更高的實時性和可嵌入性，能夠方便地實現系統的集成與功能擴展。 FFT的硬件結構主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內引入流水線結構，提高了FFT的運算速度。同時，流水線寄存器能夠寄存蝶形運算中的公共項，這樣在設計蝶形處理器時只用到了一個乘法器和兩個加法器，降低了硬件電路的復雜度。 為了進一步提高FFT的運算速度，本文在深入研究各種乘法器算法的基礎上，為蝶形處理器設計了一個并行乘法器。在實現該乘法器時，本文采用改進的布斯算法，用以減少部分積的個數。同時，使用華萊士樹結構和4-2壓縮器對部分積并行相加。 本文以32點復數FFT為例進行設計與邏輯綜合。通過設計相應的存儲單元，地址生成單元和控制單元完成FFT電路。電路的仿真結果與軟件計算結果相符，證明了本文所提出的算法的正確性。 另外，本文還對設計結果提出了進一步的改進方案，在乘法器內加入一級流水線寄存器，使FFT的速度能夠提高到當前速度的兩倍，這在實時性要求較高的場合具有極高的實用價值。
上傳時間： 2013-07-18
上傳用戶：wpt
本文主要對基于FPGA芯片的橢圓曲線密碼算法的實現及優化設計進行了研究。由于點乘運算極大影響了橢圓曲線密碼系統的加/解密速度，本文對點乘運算的FPGA設計進行了重點優化。首先比較分析了三種點乘算法，從運算復雜度的角度確定了蒙哥馬里算法是最利于FPGA芯片實現的。然后根據蒙哥馬里算法，用VerilogHDL語言實現了基于FPGA芯片的橢圓域中的基本運算(模加、模乘、模平方和模逆)。通過三種模乘算法在FPGA上的實現，設計出一種串并混合的乘法器，達到了面積與速度的最佳匹配。 本文利用Modelsim對本課題設計的硬件系統進行了仿真實驗，驗證了所設計的硬件系統完成了橢圓曲線密碼算法在FPGA上的實現。最后使用SynplifyPro進行綜合及布局布線，綜合報告文件證明了本課題所設計的ECC加密系統達到了優化芯片速度和面積的目的。
上傳時間： 2013-04-24
上傳用戶：thuyenvinh
本文采用基于運動補償的算法,對去隔行系統及其FPGA設計作了深入的研究.該系統包括三個關鍵模塊運動估計模塊是去隔行系統的設計重點,設計為雙向運動估計,采用菱形快速搜索算法,主要分為計算和控制兩大部分.計算部分為SAD計算模塊,采用累加樹和流水線技術;控制部分根據菱形搜索算法的第三步搜索的特點,對比較模塊、SAD暫存器等模塊做了具體的設計.對于運動補償模塊采用雙向補償的算法,補償精度為半像素.根據半像素點的位置將運動補償計算分為四個狀態,并通過對四個狀態計算特點的分析設計了加法器的結構復用.同時基于視頻數據處理的需要,設計了四個具有雙體存儲結構的內部緩存器,由FPGA內部的嵌入式陣列塊實現.根據運動估計模塊和運動補償模塊的計算特點,分別對緩存器的結構、讀寫時序和列序號控制進行設計,有效提高了數據的存取效率.本文對于這三個去隔行系統的關鍵模塊都給出了RTL級設計和模塊的功能仿真,并在最后一章中給出了去隔行系統的FPGA設計.
上傳時間： 2013-06-11
上傳用戶：han_zh
