通過fpga產生時鐘的VHDL源碼
通過fpga產生時鐘的VHDL源碼,QII7.1下調試通過...
通過fpga產生時鐘的VHDL源碼,QII7.1下調試通過...
ACTEL A3P StartKit FPGA開發全套文擋(含測試源碼)...
FPGA數字電子系統設計與開發實例導航光盤內附源碼...
基于FPGA+DDS的MSK數字調制源設計 通信中的DDS技術應用...
本文:采用了FPGA方法來模擬高動態(Global Position System GPS)信號源中的C/A碼產生器。C/A碼在GPS中實現分址、衛星信號粗捕和精碼(P碼)引導捕獲起著重要的作用,通過硬件描述語言VERILOG在ISE中實現電路生成,采用MODELSIM、SYNPLIFY工具分別進行...