電子功能模件是機電產(chǎn)品的基本組成部分，其水平高低直接決定整個機電產(chǎn)品的工作質(zhì)量。當(dāng)前PCB自動測試系統(tǒng)大多為歐美產(chǎn)品，價格相當(dāng)昂貴，遠遠超出我國中小電子企業(yè)的承受能力。為了提高我國中小企業(yè)電子設(shè)備的競爭力，本課題研發(fā)了適合于我國中小企業(yè)、價格低廉、使用方便的PCB路內(nèi)測試系統(tǒng)。 本文首先詳細(xì)介紹了PCB各種檢測技術(shù)的原理和特點，然后根據(jù)本課題面向的用戶群和他們對PCB測試的需求，組建PCB內(nèi)測試系統(tǒng)。本系統(tǒng)基于虛擬儀器設(shè)計思想，以PCB上模擬電子器件、組合邏輯電路及由其構(gòu)成的功能模塊等為被測對象，包括路內(nèi)測試儀、邏輯分析單元、信號發(fā)生器、高速數(shù)據(jù)采集器、多路通道掃描器及針床。其中：路內(nèi)測試儀對不同被測對象選擇不同測試方法，采用電位隔離法實現(xiàn)了被測對象與PCB上其他元器件的隔離，并采用自適應(yīng)測試方法提高測試結(jié)果的準(zhǔn)確度。邏輯分析單元主要采用反向驅(qū)動技術(shù)測試常見的組合邏輯電路。信號發(fā)生器能同時產(chǎn)生兩路正弦波、方波、斜波、三角波等常用波形。數(shù)據(jù)采集器能同時采集四路信號，以USB接口與主機通訊。多路通道掃描器采用小型繼電器陣列來實現(xiàn)，可擴展性好。針床采用新型夾具，既保證接觸性能，又不至破壞觸點。 實踐表明，本系統(tǒng)能對常用電子功能模件進行自動測試，基本達到了預(yù)期目標(biāo)。
標(biāo)簽： PCB 故障診斷 測試系統(tǒng)
上傳時間： 2013-06-06
上傳用戶：klds
隨著通信技術(shù)的發(fā)展，視頻傳輸系統(tǒng)因具有方便、實時、準(zhǔn)確等特點已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強、傳輸距離等優(yōu)點越來越受人們的關(guān)注。本論文以FPGA為核心芯片，結(jié)合數(shù)字化技術(shù)和時分復(fù)用技術(shù)，提出了一種無壓縮多路數(shù)字視頻光纖傳輸系統(tǒng)設(shè)計方案，并詳細(xì)分析方案的設(shè)計過程。 系統(tǒng)分A/D轉(zhuǎn)換、D/A轉(zhuǎn)換和FPGA數(shù)據(jù)處理三大模塊化進行設(shè)計，F(xiàn)PGA數(shù)據(jù)處理模塊實現(xiàn)了程序的配置下載、IO口的控制功能、各時鐘分頻、鎖相功能和多路數(shù)字信號的復(fù)接解復(fù)接仿真，同時完成了視頻信號的A/D轉(zhuǎn)換和數(shù)字視頻信號的D/A轉(zhuǎn)換功能，最終實現(xiàn)了八路視頻信號在一根光纖上實時傳輸?shù)墓δ堋＝邮找曨l圖像輪廓清晰、沒有不規(guī)則的閃爍、沒有波浪狀等條紋或橫條出現(xiàn)，基本滿足視頻監(jiān)控系統(tǒng)的圖像質(zhì)量指標(biāo)要求。各路視頻信號的輸入輸出電接口、阻抗和收發(fā)光接口均符合國家標(biāo)準(zhǔn)，系統(tǒng)具高集成度、靈活性等特點，能廣泛應(yīng)用于各場合的視頻監(jiān)控系統(tǒng)和安全防范系統(tǒng)中。 關(guān)鍵詞：FPGA，光纖傳輸，視頻信號
標(biāo)簽： FPGA 多路 光纖傳輸系統(tǒng)
上傳時間： 2013-06-05
上傳用戶：zxh1986123
隨著數(shù)字時代的到來，信息化程度的不斷提高，人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式，在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來，集成電路和數(shù)字通信技術(shù)飛速發(fā)展，F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片，在電子設(shè)計行業(yè)深受歡迎，市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號，AD9857實現(xiàn)對四路I/Q信號的調(diào)制，輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn)，并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理，其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程，包括能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計，其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作，并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā)，其中主要包括I2C接口實現(xiàn)，ASI到SPI的轉(zhuǎn)換，信道編碼中的TS流包處理、能量擴散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。 最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達到了國標(biāo)的要求。
上傳時間： 2013-04-24
上傳用戶：sn2080395
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進行脈沖化與時序同步，同時用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路脈沖時序信號控制器，而且要求各脈沖序列的周期、占空比、重復(fù)頻率等方便可調(diào)。為此，本論文基于FPGA設(shè)計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設(shè)計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開發(fā)流程，著重討論了較高頻率脈沖電路的可編程實現(xiàn)方法，以及如何利用VHDL語言實現(xiàn)硬件電路軟件化設(shè)計的技巧與方法，給出了整個系統(tǒng)設(shè)計的原理與實現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實現(xiàn)，并由此設(shè)計了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計、數(shù)據(jù)通信及接口電路的實現(xiàn)。開發(fā)了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz，輸出脈沖最小寬度可達到10ns，最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖，并且7路脈沖相對于同步脈沖的延遲時間可調(diào)，調(diào)節(jié)步長為5ns。
上傳時間： 2013-06-15
上傳用戶：ZJX5201314
耦合、隔直和旁路電容的選擇。。對電源方面會有一定的幫助。。
上傳時間： 2013-06-03
上傳用戶：cc111
(臺達)開關(guān)電源基本原理與設(shè)計介紹，比較實用
標(biāo)簽： 開關(guān)電源
上傳時間： 2013-06-15
上傳用戶：ybysp008
高級數(shù)據(jù)鏈路控制規(guī)程，是由ISO開發(fā)，面向比特的數(shù)據(jù)鏈路層協(xié)議，具有差錯檢測功能強大、高效和同步傳輸?shù)牡忍攸c，是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一。隨著大規(guī)模電路的集成度和工藝水平不斷提高，ARM處理器上的高級數(shù)據(jù)鏈路控制器外設(shè)，幾乎涵蓋了HDLC規(guī)程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制，將具有成本低廉、靈活性好、便于擴展為操作系統(tǒng)下的應(yīng)用程序等優(yōu)點。本文在這一背景下，提出了在ARM下實現(xiàn)鏈路層傳輸?shù)姆桨福诜桨钢袑崿F(xiàn)了基于HDLC協(xié)議子集的簡單協(xié)議。 本文以嵌入式的高速發(fā)展為背景，對基于ARM核微處理器的鏈路層通信規(guī)程進行研究，闡述了HDLC幀的結(jié)構(gòu)、特點和工作原理，提出了在ARM芯片上實現(xiàn)HDLC規(guī)程的兩種方法，同時給出其設(shè)計方案、關(guān)鍵代碼和調(diào)試方法。其中，重點對無操作系統(tǒng)時中斷模式下，以及基于操作系統(tǒng)時ARM芯片上實現(xiàn)HDLC規(guī)程的方法進行了探討設(shè)計。
標(biāo)簽： ARM 高級數(shù)據(jù)鏈路控制規(guī)程
上傳時間： 2013-08-04
上傳用戶：時代將軍
近年來，隨著控制系統(tǒng)規(guī)模的擴大和總線技術(shù)的發(fā)展，對數(shù)據(jù)采集和傳輸技術(shù)提出了更高的要求。目前，很多設(shè)備需要實現(xiàn)從單串口通信到多路串口通信的技術(shù)改進。同時，隨著以太網(wǎng)技術(shù)的發(fā)展和普及，這些設(shè)備的串行數(shù)據(jù)需要通過網(wǎng)絡(luò)進行傳輸，因而有必要尋求一種解決方案，以實現(xiàn)技術(shù)上的革新。 本文分別對串行通信和基于TCP/IP協(xié)議的以太網(wǎng)通信進行研究和分析，在此基礎(chǔ)上，設(shè)計一個嵌入式系統(tǒng)一基于APM處理器的多路串行通信與以太網(wǎng)通信系統(tǒng)，來實現(xiàn)F8-DCS系統(tǒng)中多路串口數(shù)據(jù)采集和以太網(wǎng)之間的數(shù)據(jù)傳輸。主要作了如下工作：首先，分析了當(dāng)前串行通信的應(yīng)用現(xiàn)狀和以太網(wǎng)技術(shù)的發(fā)展動態(tài)，通過比較傳統(tǒng)的多路串口通信系統(tǒng)的優(yōu)缺點，設(shè)計出了一種采用CPID技術(shù)和CAN總線技術(shù)相結(jié)合的新型技術(shù)，并結(jié)合F8-DCS系統(tǒng)數(shù)據(jù)量大和實時性高的特點，對串行通訊幀同步的方法進行了詳細(xì)的研究。然后，根據(jù)課題的實際需求，對系統(tǒng)進行總體設(shè)計和功能模塊劃分，并詳細(xì)介紹了基于ARM7處理器的多路串口通信接口、以太網(wǎng)通信接口以及二者之間的數(shù)據(jù)傳輸接口的電路設(shè)計。在軟件設(shè)計上，對系統(tǒng)的啟動代碼、串行通信協(xié)議、串口驅(qū)動以及多串口與網(wǎng)口間雙向數(shù)據(jù)傳輸?shù)冗M行了詳細(xì)的論述。最后，將上述技術(shù)應(yīng)用于某大型火電廠主機F8-DCS系統(tǒng)I/O通訊網(wǎng)絡(luò)的測試與分析，達到了設(shè)計要求。
上傳時間： 2013-07-31
上傳用戶：aeiouetla
本文首先在介紹多用戶檢測技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術(shù)的接收機結(jié)構(gòu)。 接著，針對WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴頻比、信道估計精度等參數(shù)對系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級上的抵消，需要對用戶信號重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測器的基礎(chǔ)上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級數(shù)等參數(shù)的最佳取值，并進行了算法性能比較。仿真結(jié)果驗證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動臺解復(fù)用技術(shù)的硬件實現(xiàn)，在FPGA平臺上分別實現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
標(biāo)簽： WCDMA FPGA 多用戶檢測 下行鏈路
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計
上傳時間： 2013-07-16
上傳用戶：asdkin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
