隨著現(xiàn)代控制理論在機(jī)電技術(shù)領(lǐng)域的不斷發(fā)展，多電動(dòng)機(jī)協(xié)調(diào)控制技術(shù)在機(jī)電控制系統(tǒng)中得到廣泛的應(yīng)用，給嵌入式系統(tǒng)的數(shù)控應(yīng)用提供了巨大機(jī)遇。傳統(tǒng)的伺服運(yùn)動(dòng)控制很難在處理大數(shù)據(jù)量、復(fù)雜算法時(shí)保證系統(tǒng)的靈活性和實(shí)時(shí)性。嵌入式系統(tǒng)是近年來發(fā)展起來的以應(yīng)用為中心并且軟硬件可裁剪的實(shí)時(shí)系統(tǒng)，它的特點(diǎn)是高度自動(dòng)化，響應(yīng)速度快等，非常適合于要求實(shí)時(shí)的和多任務(wù)的場合。 本文以嵌入式數(shù)控系統(tǒng)為項(xiàng)目背景，研究設(shè)計(jì)了一種基于ARM和FPGA的嵌入式數(shù)控系統(tǒng)的方案。設(shè)計(jì)中，通過QuartusⅡ、ModelSim和Protel 99等電子設(shè)計(jì)自動(dòng)化開發(fā)工具完成了一個(gè)高性能嵌入式軟硬件系統(tǒng)的設(shè)計(jì)及仿真驗(yàn)證；采用了實(shí)用小巧的嵌入式實(shí)時(shí)操作系統(tǒng)μC／OS-Ⅱ，為應(yīng)用系統(tǒng)的實(shí)時(shí)性提供了保證。該嵌入式數(shù)控系統(tǒng)滿足了用戶對應(yīng)用系統(tǒng)實(shí)時(shí)性和快速處理的要求，具有較廣泛的應(yīng)用前景。 通過本課題實(shí)踐表明，基于ARM和FPGA構(gòu)建嵌入式數(shù)控系統(tǒng)的應(yīng)用方案完全可行、合理，同傳統(tǒng)的人機(jī)交互系統(tǒng)設(shè)計(jì)相比，能大量地減輕研發(fā)任務(wù)，提高研發(fā)速度，能夠在短時(shí)間內(nèi)得到控制性能優(yōu)秀的數(shù)控系統(tǒng)。而μC／OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)的加入，使得系統(tǒng)很好地進(jìn)行多任務(wù)處理，并保證了系統(tǒng)的實(shí)時(shí)性。
標(biāo)簽： FPGA ARM 嵌入式 數(shù)控
上傳時(shí)間： 2013-07-22
上傳用戶：huangzchytems
目前,以互聯(lián)網(wǎng)業(yè)務(wù)為代表的網(wǎng)絡(luò)應(yīng)用,正快速地向包括數(shù)據(jù)、語音、圖像的綜合寬帶多媒體方向發(fā)展,構(gòu)建寬帶化、大容量、全業(yè)務(wù)、智能化的現(xiàn)代通信網(wǎng)絡(luò)已成為大勢所趨.寬帶無線接入(BWA)憑借其組網(wǎng)快速靈活、運(yùn)營維護(hù)方便及成本較低等競爭優(yōu)勢,迅速成為市場熱點(diǎn),各種微波、無線通信領(lǐng)域的先進(jìn)手段和方法不斷引入,各種寬帶無線接入技術(shù)迅速涌現(xiàn).由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經(jīng)效應(yīng).而OFDM技術(shù)憑借著魯棒的對抗頻率選擇性衰落能力和極高頻譜效率引起了學(xué)術(shù)界和工業(yè)界的高度重視.其基本思想是把調(diào)制在單載波上的高速串行數(shù)據(jù)流,分成多路低速的數(shù)據(jù)流,調(diào)制到多個(gè)正交載波上并行傳輸,這樣在傳輸時(shí),雖然整個(gè)信道是頻率選擇性衰落,但是各個(gè)子信道卻是平坦衰落,有效對抗了多經(jīng)效應(yīng),同時(shí)由于各個(gè)子載波是正交的,極大提高了頻譜效率.可以預(yù)料的是,隨著通信系統(tǒng)將向基于IPv6核心網(wǎng)的全I(xiàn)P包的傳輸方向發(fā)展,越來越多的通信系統(tǒng)將具有"突發(fā)模式"的特征.本文關(guān)注的正是突發(fā)OFDM系統(tǒng)接收機(jī)設(shè)計(jì)和實(shí)現(xiàn).由于IEEE 802.11a無線局域網(wǎng)是OFDM技術(shù)第一次真正的應(yīng)用于突發(fā)系統(tǒng),實(shí)現(xiàn)了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發(fā)OFDM系統(tǒng)有著重要的借鑒和研究價(jià)值,本文也正是圍繞著這個(gè)中心而展開.本文的各章節(jié)安排如下:在第一章中主要介紹OFDM的技術(shù)原理和在寬帶無線接入中的應(yīng)用,同時(shí)引出本文所關(guān)注的突發(fā)OFDM接收機(jī)設(shè)計(jì).在第二章中先介紹了相干接收和信道估計(jì)的概念,重點(diǎn)分析了本文所采用的WLAN信道模型和信道估計(jì)算法,然后在得到同步誤差表達(dá)式的基礎(chǔ)上,先用星座圖直觀的表現(xiàn)OFDM系統(tǒng)中各種同步誤差的影響,再從信噪比損失的角度對符種同步誤差進(jìn)行分析.第三章是本文的重點(diǎn)之一,在本章中對基于IEEE 802.11a的各種同步算法包括幀檢測和符號(hào)定時(shí)、載波同步和采樣時(shí)鐘同步進(jìn)行仿真和比較,并針對適合FPGA實(shí)現(xiàn)的同步算法進(jìn)行了重點(diǎn)的分析.第四章也是本文的重點(diǎn)之一,提出了整個(gè)OFDM系統(tǒng)平臺(tái)的硬件結(jié)構(gòu)和基于IEEE 802.11a的接收機(jī)FPGA設(shè)計(jì)方案,然后從整體上介紹了接收機(jī)的實(shí)現(xiàn)結(jié)構(gòu),并給出了接收機(jī)各個(gè)模塊的具體設(shè)計(jì),最后對整個(gè)系統(tǒng)調(diào)試過程和測試結(jié)果進(jìn)行了分析.
上傳時(shí)間： 2013-04-24
上傳用戶：zhoujunzhen
信息技術(shù)的不斷發(fā)展,對信息的安全提出了更高的要求.在應(yīng)用公鑰密碼體制的時(shí)候,對密鑰長度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對數(shù)問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實(shí)現(xiàn)也成為一個(gè)關(guān)注的方面.該文按照確定有限域、選取曲線參數(shù)、劃分結(jié)構(gòu)模塊、優(yōu)化模塊算法、實(shí)現(xiàn)模塊設(shè)計(jì),驗(yàn)證模塊功能的順序進(jìn)行書寫.為了硬件實(shí)現(xiàn)上的方便,設(shè)計(jì)選擇了含有Ⅱ型優(yōu)化正規(guī)基的伽略域GF(2191),并在該域上構(gòu)造了隨機(jī)的橢圓曲線.根據(jù)層次化、結(jié)構(gòu)化的設(shè)計(jì)思路,將橢圓曲線上的標(biāo)量乘法運(yùn)算劃分成兩個(gè)運(yùn)算層次:橢圓曲線上的運(yùn)算和有限域上的運(yùn)算.模塊劃分之后,利用自底向上的設(shè)計(jì)思路,主要針對有限域上的乘法運(yùn)算進(jìn)行了重要的改進(jìn),并對加法群中的標(biāo)量乘運(yùn)算的算法進(jìn)行了分析、證明,以達(dá)到面積優(yōu)化和快速執(zhí)行的效果.具體設(shè)計(jì)中,采用硬件描述語言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺(tái)上進(jìn)行電路設(shè)計(jì).完成了各個(gè)模塊的設(shè)計(jì)輸入和仿真.設(shè)計(jì)選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進(jìn)行綜合、布局、布線和時(shí)序仿真.文中給出了橢圓曲線上的點(diǎn)加、倍點(diǎn)和標(biāo)量乘法模塊的具體設(shè)計(jì)結(jié)構(gòu)框圖.并且根據(jù)橢圓曲線的標(biāo)量乘特點(diǎn),提出了合適的驗(yàn)證方案.該設(shè)計(jì)完成了橢圓曲線上的標(biāo)量乘法運(yùn)算.設(shè)計(jì)主要針對資源受限的應(yīng)用環(huán)境:改進(jìn)了有限域上的乘法運(yùn)算、使用了沒有預(yù)處理的標(biāo)量乘算法.改進(jìn)后的橢圓曲線標(biāo)量乘法需要2,741,998個(gè)邏輯單元,在100MHz的時(shí)鐘約束下,運(yùn)行一次標(biāo)量乘法運(yùn)算需要567.69us.該次設(shè)計(jì)的結(jié)果可以直接用來構(gòu)造橢圓曲線上的簽名、驗(yàn)證、密鑰交換等算法.
標(biāo)簽： FPGA 橢圓曲線 密碼體制 乘法運(yùn)算
上傳時(shí)間： 2013-05-24
上傳用戶：zhuo0008
隨著信息技術(shù)的發(fā)展，系統(tǒng)級(jí)芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過對8位增強(qiáng)型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實(shí)現(xiàn)，對SoC設(shè)計(jì)作了初步研究。 在對Intel MCS-8051的匯編指令集進(jìn)行了深入地分析的基礎(chǔ)上，按照至頂向下的模塊化的高層次設(shè)計(jì)流程，對8位CPU進(jìn)行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細(xì)化了各個(gè)層次的模塊設(shè)計(jì)，建立了具有CPU及定時(shí)器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計(jì)規(guī)劃。利用有限狀態(tài)機(jī)及微程序的思想完成了控制通路的各個(gè)層次模塊的設(shè)計(jì)規(guī)劃。利用組合電路與時(shí)序電路相結(jié)合的思想完成了定時(shí)器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個(gè)機(jī)器周期對應(yīng)一個(gè)時(shí)鐘周期，執(zhí)行效率提高。使用硬件描述語言實(shí)現(xiàn)了各個(gè)模塊的設(shè)計(jì)。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個(gè)模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進(jìn)行了完整的功能仿真和時(shí)序仿真。 設(shè)計(jì)了一個(gè)通用的擴(kuò)展接口控制器對原有的8位處理器進(jìn)行擴(kuò)展，加入高速DI，DO以及SPI接口，增強(qiáng)了8位處理器的功能，可以用于現(xiàn)有單片機(jī)進(jìn)行升級(jí)和擴(kuò)展。 本設(shè)計(jì)的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時(shí)鐘頻率和指令的執(zhí)行效率指標(biāo)上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計(jì)以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結(jié)合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴(kuò)展使用，易于升級(jí)，比較有實(shí)用價(jià)值。本設(shè)計(jì)通過FPGA驗(yàn)證。
標(biāo)簽： FPGA CPU 8位 增強(qiáng)型
上傳時(shí)間： 2013-04-24
上傳用戶：jlyaccounts
在數(shù)字化推進(jìn)速度加快的大背景下，全球農(nóng)業(yè)也由傳統(tǒng)農(nóng)業(yè)向現(xiàn)代農(nóng)業(yè)方向轉(zhuǎn)變，而實(shí)現(xiàn)農(nóng)業(yè)信息與數(shù)字化則是現(xiàn)代化農(nóng)業(yè)的重要標(biāo)志與核心技術(shù)。我國農(nóng)業(yè)具有地域分散、對象多樣、生物自身變異大、環(huán)境因子不確定等特點(diǎn)，也是受環(huán)境影響最明顯的領(lǐng)域，因此對環(huán)境與生物信息的監(jiān)測顯得十分重要。同時(shí)現(xiàn)代無線網(wǎng)絡(luò)信息技術(shù)和計(jì)算機(jī)應(yīng)用等技術(shù)近幾年得到了長足的發(fā)展，廣泛的應(yīng)用于工業(yè)的各個(gè)領(lǐng)域。因此，將這些最新的技術(shù)應(yīng)用于相對發(fā)展較慢的農(nóng)業(yè)各領(lǐng)域顯得迫在眉睫。 本文根據(jù)農(nóng)業(yè)對象具有偏遠(yuǎn)、分散、易變、多樣等特點(diǎn)，提出了一種針對農(nóng)業(yè)環(huán)境信息遠(yuǎn)程監(jiān)測的系統(tǒng)設(shè)計(jì)方案，并從軟件和硬件二方面詳細(xì)介紹了系統(tǒng)方案的設(shè)計(jì)和實(shí)現(xiàn)方法。本研究通過采用μC/OS-Ⅱ系統(tǒng)的嵌入式技術(shù)，實(shí)現(xiàn)了數(shù)據(jù)采集系統(tǒng)底層網(wǎng)絡(luò)與信息發(fā)布上層網(wǎng)絡(luò)的無縫連接為建立基于WEB的農(nóng)業(yè)環(huán)境遠(yuǎn)程監(jiān)測系統(tǒng)奠定了基礎(chǔ)，同時(shí)也為農(nóng)業(yè)網(wǎng)絡(luò)通信“最后一公里”問題的解決提供了一種解決方案。 該系統(tǒng)的設(shè)計(jì)充分利用了網(wǎng)絡(luò)技術(shù)。通過INTERNET，用戶可以隨時(shí)了解農(nóng)業(yè)環(huán)境的實(shí)時(shí)情況以采取措施。系統(tǒng)中嵌入式操作系統(tǒng)μC/OS-Ⅱ的應(yīng)用提高了系統(tǒng)的實(shí)時(shí)性、可靠性和可擴(kuò)展性：減少了對系統(tǒng)硬件的依賴，增加了系統(tǒng)安全性；降低了成本。特別是自主開發(fā)的核心板卡，經(jīng)連續(xù)的調(diào)試運(yùn)行穩(wěn)定、數(shù)據(jù)可靠。 本文首先介紹了高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的發(fā)展和現(xiàn)狀。由于傳統(tǒng)的設(shè)計(jì)方式的欠缺而考慮到將嵌入式操作系統(tǒng)引入到該系統(tǒng)中，很好的解決了多傳感器的接入，使得本系統(tǒng)具有巨大的靈活性和可擴(kuò)展性。 本文以源碼開放的嵌入式操作系統(tǒng)μC/OS-Ⅱ?yàn)楹诵模訪PC2210微控制器為載體，充分利用GPRS無線網(wǎng)絡(luò)傳輸技術(shù)，實(shí)現(xiàn)了高速實(shí)時(shí)信息監(jiān)測系統(tǒng)的關(guān)鍵設(shè)計(jì)。 考慮到該系統(tǒng)以后的可擴(kuò)展性，在設(shè)計(jì)的過程中硬件部分預(yù)留了一部分接口電路以備后續(xù)開發(fā)使用；軟件的設(shè)計(jì)過程中應(yīng)該注意的問題和實(shí)際操作中出現(xiàn)的一系列問題以及解決辦法在文中都有詳細(xì)的說明，并且軟件的基本構(gòu)架在文章中也有所體現(xiàn)，文章結(jié)尾給出了一些系統(tǒng)經(jīng)實(shí)驗(yàn)后在WEB上發(fā)布顯示的數(shù)據(jù)。
標(biāo)簽： ARM 嵌入式 無線遠(yuǎn)程 環(huán)境監(jiān)測系統(tǒng)
上傳時(shí)間： 2013-05-17
上傳用戶：hw1688888
基于ARM的嵌入式運(yùn)動(dòng)控制器是集計(jì)算機(jī)數(shù)字控制技術(shù)、ARM技術(shù)、運(yùn)動(dòng)控制技術(shù)以及嵌入式操作系統(tǒng)技術(shù)等技術(shù)為一體的技術(shù)含量高的運(yùn)動(dòng)控制器；是對低成本、高性能運(yùn)動(dòng)控制器研究的一個(gè)新的嘗試。本論文的研究重是點(diǎn)基于雙端口RAM上下位機(jī)通訊的數(shù)控系統(tǒng)總體軟件架構(gòu)設(shè)計(jì)、嵌入式運(yùn)動(dòng)控制器軌跡規(guī)劃算法的研究、嵌入式系統(tǒng)軟件的構(gòu)建以及運(yùn)動(dòng)控制器外設(shè)驅(qū)動(dòng)程序的開發(fā)，其主要工作及成果如下： 1．針對數(shù)控系統(tǒng)上下位機(jī)信息交互頻繁，提出了一種基于雙端口RAM通訊結(jié)構(gòu)的上下位機(jī)交互方式，實(shí)現(xiàn)了上下位機(jī)信息的高速、穩(wěn)定通訊；且完成了基于雙端口RAM上下位機(jī)通訊結(jié)構(gòu)的數(shù)控系統(tǒng)總體軟件架構(gòu)設(shè)計(jì)。 2. 針對目前高速數(shù)控加工軌跡規(guī)劃中存在的一些關(guān)鍵問題進(jìn)行深入的探討。提出一種軌跡拐角的速度平滑方法，當(dāng)高速加工不在同一直線方向而形成拐角的加工段時(shí)，在拐角過渡時(shí)能獲得很好的速度響應(yīng)和較小的輪廓誤差；還提出了一種高速數(shù)控加工小線段的前瞻平滑算法，當(dāng)高速加工多段微小直線段時(shí)，能夠優(yōu)化規(guī)劃多段微小線段的加工速度，有效避免了頻繁的加減速給系統(tǒng)帶來較大沖擊以及加工效率低的問題。 3. 構(gòu)建了適合本運(yùn)動(dòng)控制器系統(tǒng)的系統(tǒng)軟件；研究了嵌入式運(yùn)動(dòng)控制器引導(dǎo)程序的移植、嵌入式Linux內(nèi)核的優(yōu)化配置以及根文件系統(tǒng)的構(gòu)建。 4．探討了Linux驅(qū)動(dòng)程序開發(fā)的原理以及流程；并以雙端口RAM為例介紹了運(yùn)動(dòng)控制外設(shè)驅(qū)動(dòng)程序開發(fā)的方法。
標(biāo)簽： ARM 嵌入式 運(yùn)動(dòng)控制器
上傳時(shí)間： 2013-07-02
上傳用戶：笨小孩
H.264/AVC是國際電信聯(lián)盟與國際標(biāo)準(zhǔn)化組織/國際電工委員會(huì)聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)，簡稱H.264。作為最新的國際視頻編碼標(biāo)準(zhǔn)，H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比，性能有了很大的提高，并已在流媒體、數(shù)字電視、電話會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用。 本論文的研究課題是基于H.264/AVC視頻編碼標(biāo)準(zhǔn)的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應(yīng)可變長編碼)編碼算法研究及FPGA實(shí)現(xiàn)。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標(biāo)準(zhǔn)不同，它所有的編碼都是基于上下文進(jìn)行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設(shè)計(jì)上的困難。 作者在全面學(xué)習(xí)H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上，確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖，并總結(jié)出了影響CAVLC編碼器實(shí)現(xiàn)的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì)，這些優(yōu)化設(shè)計(jì)包括多參考?jí)K的表格預(yù)測法、快速查找表法、算術(shù)消除法等。最后，用Verilog硬件描述語言對所設(shè)計(jì)的CAVLC編碼器進(jìn)行了描述，用EDA軟件對其主要功能模塊進(jìn)行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗(yàn)證了它們的功能。結(jié)果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實(shí)時(shí)通信要求，為整個(gè)CAVLC編碼器的實(shí)時(shí)通信提供了良好的基礎(chǔ)。
上傳時(shí)間： 2013-06-04
上傳用戶：libenshu01
人臉識(shí)別技術(shù)繼指紋識(shí)別、虹膜識(shí)別以及聲音識(shí)別等生物識(shí)別技術(shù)之后，以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來越受到世人的矚目。作為人臉識(shí)別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會(huì)議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級(jí)和改進(jìn)留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設(shè)計(jì)成為電子自動(dòng)化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓(xùn)練分類器、定點(diǎn)化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺(tái)上，達(dá)到實(shí)時(shí)的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計(jì)算，這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對檢測算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時(shí)間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲(chǔ)器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進(jìn)行細(xì)致的劃分，實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化：在Adaboost算法中，需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測用的級(jí)聯(lián)分類器的訓(xùn)練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明，在視頻輸入輸出接入的同時(shí)，人臉檢測能夠達(dá)到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：大融融rr
在視頻傳輸系統(tǒng)中，最大障礙是視頻數(shù)據(jù)的大數(shù)據(jù)量傳輸。故壓縮就顯得尤為必要。MJPEG是以25幀每秒傳輸?shù)腏PEG圖像。本文根據(jù)JPEG基本壓縮模式，通過前端圖像采集芯片輸出標(biāo)準(zhǔn)的4：2：2格式的圖像流，在XILINX公司的SPARTAN IIE芯片下壓縮，獲得了良好效果，壓縮比達(dá)到10：1。中間的各個(gè)環(huán)節(jié)同MATLAB下同等壓縮相比，除了精度上有點(diǎn)差別外，基本一致。同專用芯片相比，比專用芯片靈活得多，F(xiàn)PGA內(nèi)部全部是可編程，燒寫不同的程序便可實(shí)現(xiàn)不同的壓縮。同DSP相比，壓縮時(shí)間極大的提高，同周霖的“基于DSP技術(shù)的靜態(tài)圖像壓縮編碼”一文中編碼所需的時(shí)間進(jìn)行比較(DCT變換消耗4224個(gè)指令，量化Z排序耗960指令，huffman編碼至少耗1400指令)，假設(shè)令其采用6000系列DSP，指令周期為6ns，運(yùn)算速度為1336MIPS。壓縮一個(gè)8*8DCT塊，采用高檔的DSP，消耗39tJs，而采用27M的FPGA只需6us，若采用FPGA內(nèi)部自帶的DLL將時(shí)鐘倍頻到54M，則只需要3us．本設(shè)計(jì)同傳統(tǒng)的壓縮實(shí)現(xiàn)方式相比，在速度和靈活性上有了極大的提高。
上傳時(shí)間： 2013-04-24
上傳用戶：TI初學(xué)者
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn)，適合無線通信的高速化、寬帶化及移動(dòng)化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計(jì)技術(shù)，深入分析了基于FFT級(jí)聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法，并利用Matlab做了相應(yīng)的仿真比較，驗(yàn)證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺(tái)。在此平臺(tái)上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評(píng)價(jià)OFDM系統(tǒng)在多個(gè)方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個(gè)模塊進(jìn)行硬件設(shè)計(jì)，詳細(xì)介紹了各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對定點(diǎn)運(yùn)算的局限性，為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式，參與傅立葉反變換和傅立葉變換的運(yùn)算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運(yùn)算精度；然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn)，針對原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時(shí)間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案，使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個(gè)OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計(jì)的可行性。 綜上所述，本文完成了一個(gè)基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時(shí)間： 2013-04-24
上傳用戶：vaidya1bond007b1
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="ayyii"></strike>