采用瑞薩MCU芯片M34559設計的遙控器的發射單元源碼。
上傳時間： 2014-04-06
上傳用戶：fandeshun
一下就是pcb源博自動拼板開料系統下載資料介紹說明： 一、約定術語: 大板（Sheet）(也叫板料)：是制造印制電路板的基板材料，也叫覆銅板，有多種規格。如：1220X1016mm。 拼板（Panel）(也叫生產板)：由系統根據拼板設定的的范圍（拼板最大長度、最小長度和拼板最大寬度、最小寬度）自動生成； 套板（Unit）：有時是客戶定單的產品尺寸(Width*Height)；有時是由多個客戶定單的產品尺寸組成（當客戶定單的尺寸很小時即常說的連片尺寸）。一個套板由一個或多個單元（Pcs）組成； 單元（Pcs）: 客戶定單的產品尺寸。 套板間距（DX、DY）尺寸 ：套板在拼板中排列時，兩個套板之間的間隔。套板長度與長度方向之間的間隔叫DX尺寸；套板寬度與寬度方向之間的間隔叫DY尺寸。 拼板工藝邊（DX、DY）尺寸(也叫工作邊或夾板邊)：套板與拼板邊緣之間的尺寸。套板長度方向與拼板邊緣之間的尺寸叫DX工藝邊；套板寬度方向與拼板邊緣之間的尺寸叫DY工藝邊。 單元數/每套：每個套板包含有多少個單元 規定套板數：在開料時規定最大拼板包含多少個套板 套板混排：在一個拼板里面，允許一部份套板橫排，一部份套板豎排。 開料模式：開料后，每一種板材都有幾十種開料情況，甚至多達幾百種開料情況。怎樣從中選出最優的方案？根據大部份PCB廠的開料經驗，我們總結出了5種開料模式：1為單一拼板不混排；2為單一拼板允許混排；3、4、5開料模式都是允許二至三種拼板，但其排列的方式和計算的方法可能不同(從左上角開始向右面和下面分、從左到右、從上到下、或兩者結合)在后面的拼板合并 中有開料模式示意圖。其中每一種開料模式都選出一種最優的方案，所以每一種板材就顯示5種開料方案。(選擇的原則是：在允許的拼板種類范圍內，拼板數量最少、拼板最大、拼板的種類最少。) 二、 開料方式介紹(開料方式共有四個選項): 1、單一拼板：只開一種拼板。 2、最多兩種拼板：開料時最多有兩種拼板。 3、允許三種拼板：開料時最多可開出三種拼板。（也叫ABC板） 4、使用詳細算法：該選項主要作用：當套板尺寸很小時(如：50X20)，速度會比較慢，可以采用去掉詳細算法選項，速度就會比較快且利用率一般都一樣。建議：如產品尺寸小于50mm時，采用套板設定(即連片開料)進行開料，或去掉使用詳細算法選項進行開料。 三、 開料方法的選擇 1、常規開料:主要用于產品的尺寸就是套板尺寸，或人為確定了套板尺寸 直接輸入套板尺寸，確定套板間距（DX、DY）尺寸，確定拼板工藝邊（DX、DY）尺寸，選擇生產板材（板料）尺寸，用鼠標點擊開料（cut）按鈕即可開料。 2、套板設定開料（連片開料）：主要用于產品尺寸較小，由系統自動選擇最佳套板尺寸。 套板設定開料 可以根據套板的參數選擇不同套板來開料，從而確定那一種套板最好，利用率最高。從而提高板料利用率，又方便生產。
上傳時間： 2013-10-24
上傳用戶：saharawalker
一下就是pcb源博自動拼板開料系統下載資料介紹說明： 一、約定術語: 大板（Sheet）(也叫板料)：是制造印制電路板的基板材料，也叫覆銅板，有多種規格。如：1220X1016mm。 拼板（Panel）(也叫生產板)：由系統根據拼板設定的的范圍（拼板最大長度、最小長度和拼板最大寬度、最小寬度）自動生成； 套板（Unit）：有時是客戶定單的產品尺寸(Width*Height)；有時是由多個客戶定單的產品尺寸組成（當客戶定單的尺寸很小時即常說的連片尺寸）。一個套板由一個或多個單元（Pcs）組成； 單元（Pcs）: 客戶定單的產品尺寸。 套板間距（DX、DY）尺寸 ：套板在拼板中排列時，兩個套板之間的間隔。套板長度與長度方向之間的間隔叫DX尺寸；套板寬度與寬度方向之間的間隔叫DY尺寸。 拼板工藝邊（DX、DY）尺寸(也叫工作邊或夾板邊)：套板與拼板邊緣之間的尺寸。套板長度方向與拼板邊緣之間的尺寸叫DX工藝邊；套板寬度方向與拼板邊緣之間的尺寸叫DY工藝邊。 單元數/每套：每個套板包含有多少個單元 規定套板數：在開料時規定最大拼板包含多少個套板 套板混排：在一個拼板里面，允許一部份套板橫排，一部份套板豎排。 開料模式：開料后，每一種板材都有幾十種開料情況，甚至多達幾百種開料情況。怎樣從中選出最優的方案？根據大部份PCB廠的開料經驗，我們總結出了5種開料模式：1為單一拼板不混排；2為單一拼板允許混排；3、4、5開料模式都是允許二至三種拼板，但其排列的方式和計算的方法可能不同(從左上角開始向右面和下面分、從左到右、從上到下、或兩者結合)在后面的拼板合并 中有開料模式示意圖。其中每一種開料模式都選出一種最優的方案，所以每一種板材就顯示5種開料方案。(選擇的原則是：在允許的拼板種類范圍內，拼板數量最少、拼板最大、拼板的種類最少。) 二、 開料方式介紹(開料方式共有四個選項): 1、單一拼板：只開一種拼板。 2、最多兩種拼板：開料時最多有兩種拼板。 3、允許三種拼板：開料時最多可開出三種拼板。（也叫ABC板） 4、使用詳細算法：該選項主要作用：當套板尺寸很小時(如：50X20)，速度會比較慢，可以采用去掉詳細算法選項，速度就會比較快且利用率一般都一樣。建議：如產品尺寸小于50mm時，采用套板設定(即連片開料)進行開料，或去掉使用詳細算法選項進行開料。 三、 開料方法的選擇 1、常規開料:主要用于產品的尺寸就是套板尺寸，或人為確定了套板尺寸 直接輸入套板尺寸，確定套板間距（DX、DY）尺寸，確定拼板工藝邊（DX、DY）尺寸，選擇生產板材（板料）尺寸，用鼠標點擊開料（cut）按鈕即可開料。 2、套板設定開料（連片開料）：主要用于產品尺寸較小，由系統自動選擇最佳套板尺寸。 套板設定開料 可以根據套板的參數選擇不同套板來開料，從而確定那一種套板最好，利用率最高。從而提高板料利用率，又方便生產。
上傳時間： 2013-11-11
上傳用戶：yimoney
04_使用Timequest約束和分析源同步電路
上傳時間： 2015-01-01
上傳用戶：梧桐
FPGA_DIY撥碼開關實驗源碼
上傳時間： 2013-11-22
上傳用戶：tfyt
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
該信號源可輸出正弦波、方波和三角波,輸出信號的頻率以數控方式調節,幅度連續可調。與傳統信號源相比,該信號源具有波形質量好、精度高、設計方案簡潔、易于實現、便于擴展與維護的特點。
上傳時間： 2013-10-17
上傳用戶：asaqq
現代的電子設計和芯片制造技術正在飛速發展，電子產品的復雜度、時鐘和總線頻率等等都呈快速上升趨勢，但系統的電壓卻不斷在減小，所有的這一切加上產品投放市場的時間要求給設計師帶來了前所未有的巨大壓力。要想保證產品的一次性成功就必須能預見設計中可能出現的各種問題，并及時給出合理的解決方案，對于高速的數字電路來說，最令人頭大的莫過于如何確保瞬時跳變的數字信號通過較長的一段傳輸線，還能完整地被接收，并保證良好的電磁兼容性，這就是目前頗受關注的信號完整性（SI）問題。本章就是圍繞信號完整性的問題，讓大家對高速電路有個基本的認識，并介紹一些相關的基本概念。 第一章 高速數字電路概述.....................................................................................51.1 何為高速電路...............................................................................................51.2 高速帶來的問題及設計流程剖析...............................................................61.3 相關的一些基本概念...................................................................................8第二章 傳輸線理論...............................................................................................122.1 分布式系統和集總電路.............................................................................122.2 傳輸線的RLCG 模型和電報方程...............................................................132.3 傳輸線的特征阻抗.....................................................................................142.3.1 特性阻抗的本質.................................................................................142.3.2 特征阻抗相關計算.............................................................................152.3.3 特性阻抗對信號完整性的影響.........................................................172.4 傳輸線電報方程及推導.............................................................................182.5 趨膚效應和集束效應.................................................................................232.6 信號的反射.................................................................................................252.6.1 反射機理和電報方程.........................................................................252.6.2 反射導致信號的失真問題.................................................................302.6.2.1 過沖和下沖.....................................................................................302.6.2.2 振蕩：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分線的匹配.................................................................................392.6.3.4 多負載的匹配.................................................................................41第三章 串擾的分析...............................................................................................423.1 串擾的基本概念.........................................................................................423.2 前向串擾和后向串擾.................................................................................433.3 后向串擾的反射.........................................................................................463.4 后向串擾的飽和.........................................................................................463.5 共模和差模電流對串擾的影響.................................................................483.6 連接器的串擾問題.....................................................................................513.7 串擾的具體計算.........................................................................................543.8 避免串擾的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的產生..................................................................................................614.2.1 電壓瞬變.............................................................................................614.2.2 信號的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 電場屏蔽.........................................................................................654.3.1.2 磁場屏蔽.........................................................................................674.3.1.3 電磁場屏蔽.....................................................................................674.3.1.4 電磁屏蔽體和屏蔽效率.................................................................684.3.2 濾波.....................................................................................................714.3.2.1 去耦電容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 設計中的EMI.......................................................................................754.4.1 傳輸線RLC 參數和EMI ........................................................................764.4.2 疊層設計抑制EMI ..............................................................................774.4.3 電容和接地過孔對回流的作用.........................................................784.4.4 布局和走線規則.................................................................................79第五章 電源完整性理論基礎...............................................................................825.1 電源噪聲的起因及危害.............................................................................825.2 電源阻抗設計.............................................................................................855.3 同步開關噪聲分析.....................................................................................875.3.1 芯片內部開關噪聲.............................................................................885.3.2 芯片外部開關噪聲.............................................................................895.3.3 等效電感衡量SSN ..............................................................................905.4 旁路電容的特性和應用.............................................................................925.4.1 電容的頻率特性.................................................................................935.4.3 電容的介質和封裝影響.....................................................................955.4.3 電容并聯特性及反諧振.....................................................................955.4.4 如何選擇電容.....................................................................................975.4.5 電容的擺放及Layout ........................................................................99第六章 系統時序.................................................................................................1006.1 普通時序系統...........................................................................................1006.1.1 時序參數的確定...............................................................................1016.1.2 時序約束條件...................................................................................1066.2 源同步時序系統.......................................................................................1086.2.1 源同步系統的基本結構...................................................................1096.2.2 源同步時序要求...............................................................................110第七章 IBIS 模型................................................................................................1137.1 IBIS 模型的由來...................................................................................... 1137.2 IBIS 與SPICE 的比較.............................................................................. 1137.3 IBIS 模型的構成...................................................................................... 1157.4 建立IBIS 模型......................................................................................... 1187.4 使用IBIS 模型......................................................................................... 1197.5 IBIS 相關工具及鏈接..............................................................................120第八章 高速設計理論在實際中的運用.............................................................1228.1 疊層設計方案...........................................................................................1228.2 過孔對信號傳輸的影響...........................................................................1278.3 一般布局規則...........................................................................................1298.4 接地技術...................................................................................................1308.5 PCB 走線策略............................................................................................134
標簽： 信號完整性
上傳時間： 2013-11-01
上傳用戶：xitai
半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
PLC控制系統設計---外部接線圖
上傳時間： 2013-11-03
上傳用戶：432234
