C++A&Q.chm,對(duì)學(xué)習(xí)vc++6.0會(huì)有些幫助
上傳時(shí)間： 2016-04-07
上傳用戶：gonuiln
*** *** *** *** *** *** *** *** * RTL8019測(cè)試程式說明 By hugang, hgx2000@mail.china.com ************************************************* 1.文件說明 Net : Rtl8019驅(qū)動(dòng)代碼 Src : 主程式代碼 Inc : 主程式的頭文件 Debug : SDT目標(biāo)代碼 Myusb_Data : ADS目標(biāo)代碼 Myusb.apj : SDT2.51工程文件 Myusb.mcp : ADS1.2工程文件 Myusb.PR : SourceInsight3.5工程文件
標(biāo)簽： hugang china 8019 2000
上傳時(shí)間： 2014-11-23
上傳用戶：jichenxi0730
*** *** *** *** *** *** *** *** * USB測(cè)試程式說明 By hugang, hgx2000@mail.china.com ************************************************* 1.文件說明 Usb : PDIUSB12驅(qū)動(dòng)代碼 Src : 主程式代碼 Inc : 主程式的頭文件 Debug : SDT目標(biāo)代碼 Myusb_Data : ADS目標(biāo)代碼 Tools : PC端測(cè)試程式及驅(qū)動(dòng) Myusb.apj : SDT2.51工程文件 Myusb.mcp : ADS1.2工程文件 Myusb.PR : SourceInsight3.5工程文件
標(biāo)簽： hugang china 2000 mail
上傳時(shí)間： 2016-04-09
上傳用戶：cainaifa
A digital fi‘equeney meter designed with FPGA development software Q-~us 11 is introduced．The 1 Hz—l MHz input measured pulse signals of the digital ii‘equency meter can be used for measuring frequency，period，pulse width and duty ratio，etc．The test results stably display O71 3 seven—segment numeric tubes，and the measuring ranges may be switched over automatically．The measuring error is equal to or less than 0．1％．
標(biāo)簽： development introduced designed software
上傳時(shí)間： 2016-04-09
上傳用戶：stewart·
OPNET的介紹電子書，包含模組的創(chuàng)見和連結(jié)、網(wǎng)路協(xié)定的設(shè)計(jì)等介紹
標(biāo)簽： OPNET
上傳時(shí)間： 2014-01-08
上傳用戶：jcljkh
This function obtains a unitary matrix Q such that: d=diag(Q *diag(lmd)*Q). In other words, it gives a way to generate a matrix with given eigenvalues and diagonal elements. By Daniel Perez Palomar (last revision: May 10, 2004). Feel free to distribute this file as it is (without including any modifications).
標(biāo)簽： diag function obtains unitary
上傳時(shí)間： 2013-12-19
上傳用戶：dsgkjgkjg
DSP C2000程序員高手進(jìn)階,詳細(xì)說明了定點(diǎn)DSP編程過程中利用Q格式進(jìn)行浮點(diǎn)計(jì)算，并說明了基于DSP c語言實(shí)現(xiàn)面向?qū)ο缶幊?/p>
標(biāo)簽： DSP C2000 程序員 定點(diǎn)
上傳時(shí)間： 2013-12-11
上傳用戶：cylnpy
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
Cisco 電話概論文章,語音技術(shù)概略
標(biāo)簽： Cisco
上傳時(shí)間： 2016-04-26
上傳用戶：weixiao99
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開門...等
上傳時(shí)間： 2016-05-04
上傳用戶：wyc199288
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
