高速PCB板的電源布線設計:本文分析討論了高速PCB板上由于高頻信號干擾和走線寬度的減小而產生的電源噪聲和壓降，并提出了高速PCB的電源模型，采用電源總線網絡布線，選取合適的濾波電容。等問題。
上傳時間： 2013-07-22
上傳用戶：王者A
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
本文主要研究一種隔離器高速數據通信卡設計，并對基于PCI總線的內外網數據通訊和交換的硬件編程實現進行詳細的說明，最后在pc機windows平臺下對數據通信卡進行吞吐量和穩定性的測試。 首先介紹了網絡安全的現狀以及物理網絡隔離的原理和重要性，并敘述了網絡隔離產品的發展，接著介紹網絡隔離系統，并提出硬件平臺的總體設計方案：重點敘述了網閘內外網通訊的硬件核心數據通信卡設計思路和數據的流程，以及基于FPGA的PCI接口外部邏輯設計，并對該數據通訊卡在windows平臺雙機之間通訊作了測試，并對測試結果作了分析。
上傳時間： 2013-07-30
上傳用戶：muyehuli
數字存儲示波器（DSO）上世紀八十年代開始出現，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數字電路、大規模集成電路及微處理器技術的發展，尤其是高速模/數（A/D）轉換器及半導體存儲器（RAM）的發展，數字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統中部分模塊，包括前端高速A/D轉換器和FPGA的硬件模塊設計，數據處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。 本文在分析了傳統DSO架構的基礎上，提出了本系統的設計思想和實現方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數據緩沖單元和存儲單元，提高了系統的集成度和穩定性。其中，FPGA緩沖單元完成對不同時基情況下多通道數據的抽取，處理單元完成對數據正弦內插的計算，而DSO中其余數據處理功能包括數字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成，不僅充分利用了FPGA內豐富的邏輯資源，而且降低了整機成本，也減少了電路規模。 最后，利用ChipscopePro工具對采樣系統進行調試，并分析了數據中的壞數據產生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數據。
上傳時間： 2013-07-07
上傳用戶：asdkin
光斑質心檢測系統是APT精跟蹤伺服系統的關鍵技術之一，目前的光斑檢測系統大多是基于PC機的，存在著高速實時性、穩定性問題。在總結各種檢測算法的基礎上，本文提出了基于FPGA的圖像處理算法，實現了激光光斑中心的高速實時檢測。 文中主要采用3×3窗口模塊和自適應閾值模塊，先對CCD輸入數據進行處理，判斷光斑的范圍，然后再運用光斑的質心算法對光斑所占的像元進行運算，得出光斑位置的脫靶量，最后用VGA格式將圖像顯示在LCD上。本文達到了的3000幀/s的脫靶量幀速，精度為2urad的技術指標，實現了高速率、高精度的精跟蹤要求。
上傳時間： 2013-04-24
上傳用戶：林魚2016
圖像采集是數字化圖像處理的第一步，開發圖像采集平臺是視覺系統開發的基礎。視覺檢測的速度是視覺檢測要解決的關鍵技術之一，也是專用圖像處理系統設計所要完成的首要目標
標簽： 高速圖像采集
上傳時間： 2013-04-24
上傳用戶：waitingfy
在工業領域中，經常需要在產品表面留下永久性的標識，通常作為便于今后追蹤的商標、流水號、日期等等。特別在機械行業對零部件的管理，在市場上需要對其進行識別和質量跟蹤。機械行業在零部件上的標記打印在追求美觀的同時，要求有一定的打印速度和打印深度。標記打印能夠為企業提供產品的可追溯性，更好的貫徹IS09000標準。 由于傳統的標記打印在打印效率、美觀以及防偽等方面存在問題，不適應現代化大生產要求，而激光打印技術雖然較好的克服了傳統工藝的許多缺點，但激光器在惡劣的生成現場缺乏長期穩定性的工作特點的制約，不能完全滿足生產實際的需要。為了彌補上述不足，適應大批量生產發展需要，氣動標記打印技術成為一種較好的選擇。 本課題在分析了現在市場上存在氣動標記刻印系統的優缺點后，針對現有的標記打印機打印速度相對較慢，打印精度相對較低以及控制軟件不靈活的缺點，設計了一套新的控制方案，使用FPGA作為核心控制器，配合PC機標記打印軟件工作，代替以往PC或單片機的控制。該方案充分利用了FPGA可以高速并行工作的特點，能夠高精度平穩的輸出控制脈沖，使打印過程平穩進行。 本文描述了從總體方案設計到一些關鍵模塊的設計思路和設計細節。根據設計要求，總體方案中提出了整個控制系統的劃分和關鍵設計指標上的考慮。在硬件設計方面完成硬件電路設計，包括接口電路設計和抗干擾設計；在設計FPGA控制器時，采用了優化后的比較積分直線插補算法使得輸出的插補脈沖均勻穩定；采用梯形速率控制算法，克服了速度突變情況時的失步或過沖現象；在軟件方面，新開發了一套PC工業標記系統軟件，采用了多線程技術和TTF矢量字庫等技術。 整套標記打印系統經過較長時間的運行調試，表現穩定，現已經試用性投放市場．從生產廠家重慶恒偉精密機械有限公司和客戶的反饋信息來看，系統工作穩定，打印速度達到設計指標，能夠在256細分下驅動電機平穩快速運動，打印精度高，達到市場領先水平，并且得到客戶充分的肯定。
上傳時間： 2013-06-21
上傳用戶：rishian
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-06-09
上傳用戶：lh25584
數據采集處理技術是現代信號處理的基礎，廣泛應用于雷達、聲納、軟件無線電、瞬態信號測試等領域。隨著信息科學的飛速發展，人們面臨的信號處理任務越來越繁重，對數據采集處理系統的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性，結合SDRAM的高速、大容量、價格優勢，在設計高速實時數據采集系統時受到了廣泛的關注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計與實現技術，為需要大容量存儲器的系統設計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構造與工作原理的基礎上，結合成熟的商業化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計方案，并從總體設計構想到各邏輯細節實現都進行了詳細描述。根據DDR2-SDRAM的特點，選擇合適的內存調度方案，采用Verilog HDL語言設計實現了該高速實時數據采集系統，并對系統功能進行驗證與分析，結果表明本設計完全能夠滿足系統的性能指標。
上傳時間： 2013-06-24
上傳用戶：lansedeyuntkn
隨著計算機技術的突飛猛進以及移動通訊技術在日常生活中的不斷深入，數據采集不斷地向多路、高速、智能化的方向發展。本文針對此需求，實現了一種應用FPGA的多路、高速的數據采集系統，從而為測量儀器提供良好的采集數據。 本文設計了一種基于AD+FPGA+DSP的多路數據采集處理系統，針對此系統設計了基于AD9446的模數轉換采集板，再將模數轉換采集板的數據傳送至基于FPGA的采集控制模塊進行數據的壓縮以及緩沖存儲，最后由DSP調入數據進行數據的處理。本文的設計主要分為兩部分，一部分為模數轉換采集板的設計與調試，另一部分為采集控制模塊的設計與仿真。 經設計與調試，模數轉換模塊可為系統提供穩定可靠的數據，能穩定工作在百兆的頻率下；采集控制模塊能實時地完成數據壓縮與數據緩沖，并能通過時鐘管理模塊來控制前端AD的采樣，該模塊也能穩定工作在百兆的頻率下。該系統為多路、高速的數據采集系統，并能穩定工作，從而能滿足電子測量儀器的要求。
上傳時間： 2013-05-24
上傳用戶：chuckbassboy
<strike id="egcui"></strike>