SAP R/3 企業(yè)系統(tǒng) 數(shù)據(jù)字典 ABAP programming 必要參考檔
標簽： programming ABAP SAP 系統(tǒng)
上傳時間： 2016-09-24
上傳用戶：zl5712176
基於DE2系統(tǒng)的LCM verilog code,在LCM右下方顯示數(shù)字,每按一次按鍵數(shù)字會加1,顏色也會改變
上傳時間： 2014-01-14
上傳用戶：banyou
概率理論與數(shù)理統(tǒng)計實驗系統(tǒng)matlab代碼，含gui
上傳時間： 2016-10-17
上傳用戶：大三三
SaleManage.rar 源碼 附詳盡使用說明及數(shù)據(jù)庫 進銷存管理系統(tǒng)
標簽： SaleManage 系統(tǒng)
上傳時間： 2013-12-14
上傳用戶：CHENKAI
執(zhí)行步驟1: 執(zhí)行EX1126程式進入學(xué)生考試系統(tǒng) 權(quán)限描述: 使用者查詢:於”姓名”中輸入”Arno”,於”學(xué)號”中輸入”good”,再按下”使用者查詢” 即可查詢. 修改使用者:於”姓名”中輸入”GUEST”,於”學(xué)號”中輸入”0000”,再按下” 修改使用者即可修改: 功能描述: 使用者開始考試,於”姓名”中輸入自己的姓名,於”學(xué)號”中輸入學(xué)號,再按下” 考試去”即可: 開始考試,同時系統(tǒng)紀錄考生狀態(tài)為”1”. 使用者考試,完成後按下”結(jié)算成績”,同時系統(tǒng)顯示紀錄考生該科分數(shù),同時清除考生登入狀態(tài),使其無法重覆考試,老師並可查詢考生成績.
上傳時間： 2016-07-31
上傳用戶：chens000
在室內(nèi)環(huán)境中可結(jié)合式子母機器人系統(tǒng)，子機為一多功能平臺，可放置各種家庭所需之設(shè)備，而母機為一輪式機器人，經(jīng)由兩者的結(jié)合，可提供高機動性與多功能的服務(wù)。在結(jié)合的技術(shù)面，傳統(tǒng)的吸塵器機器人與充電站之間的導(dǎo)航系統(tǒng)使用紅外線感測作為依據(jù)，當兩者間有障礙物阻擋時，紅外線感測器導(dǎo)航系統(tǒng)將會失效。因此本系統(tǒng)利用聲源方向做為機器人決定移動方向的依據(jù)，由於聲波傳遞的特性，即使在有障礙物的情況下，依然可以有效地偵測。此外，在移動的過程中，本系統(tǒng)利用光流偵測法判斷是否遭遇障礙物或是利用Support Vector Machine分類判斷與聲源之間為是否有障礙物的阻隔；若發(fā)現(xiàn)前方有障礙物，則啟動避障策略，用有效的方式繼續(xù)往目標移動。最後，當母機接近子機時，可根據(jù)多種紅外線感測器資訊進行子母機器人的結(jié)合，結(jié)合成功後，母機將可搭載子機成為一自由行動之機器人。
標簽： 系統(tǒng)
上傳時間： 2013-12-19
上傳用戶：mhp0114
在通訊系統(tǒng)中常見到的cordic，是個用很少複雜度就能實現(xiàn)三角函數(shù)的電路，檔案中有C語言的CORDIC程式
上傳時間： 2017-03-07
上傳用戶：lepoke
幫助系統(tǒng)工程師，設(shè)計者，管理者在電視廣播上可以順利的傳輸類比訊號至數(shù)位訊號之基礎(chǔ)技術(shù)
上傳時間： 2014-01-07
上傳用戶：lht618
數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號處理的基礎(chǔ)，廣泛應(yīng)用于雷達、聲納、軟件無線電、瞬態(tài)信號測試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號處理任務(wù)越來越繁重，對數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設(shè)計靈活性、更強的適應(yīng)性及可重構(gòu)性，結(jié)合SDRAM的高速、大容量、價格優(yōu)勢，在設(shè)計高速實時數(shù)據(jù)采集系統(tǒng)時受到了廣泛的關(guān)注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)技術(shù)，為需要大容量存儲器的系統(tǒng)設(shè)計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計方案，并從總體設(shè)計構(gòu)想到各邏輯細節(jié)實現(xiàn)都進行了詳細描述。根據(jù)DDR2-SDRAM的特點，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語言設(shè)計實現(xiàn)了該高速實時數(shù)據(jù)采集系統(tǒng)，并對系統(tǒng)功能進行驗證與分析，結(jié)果表明本設(shè)計完全能夠滿足系統(tǒng)的性能指標。
上傳時間： 2013-06-24
上傳用戶：wangrong
數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號處理的基礎(chǔ)，廣泛應(yīng)用于雷達、聲納、軟件無線電、瞬態(tài)信號測試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號處理任務(wù)越來越繁重，對數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設(shè)計靈活性、更強的適應(yīng)性及可重構(gòu)性，結(jié)合SDRAM的高速、大容量、價格優(yōu)勢，在設(shè)計高速實時數(shù)據(jù)采集系統(tǒng)時受到了廣泛的關(guān)注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)技術(shù)，為需要大容量存儲器的系統(tǒng)設(shè)計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計方案，并從總體設(shè)計構(gòu)想到各邏輯細節(jié)實現(xiàn)都進行了詳細描述。根據(jù)DDR2-SDRAM的特點，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語言設(shè)計實現(xiàn)了該高速實時數(shù)據(jù)采集系統(tǒng)，并對系統(tǒng)功能進行驗證與分析，結(jié)果表明本設(shè)計完全能夠滿足系統(tǒng)的性能指標。
標簽： 高速實時數(shù) 采集系統(tǒng)
上傳時間： 2013-06-24
上傳用戶：lansedeyuntkn
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
