亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高速電流

  • 一種基于FPGA的新型諧波分析儀研究

    隨著技術的飛速發展,電力電子裝置如變頻設備、變流設備等容量日益擴大,數量日益增多,使得電網中的諧波污染日益嚴重,給電力系統和各類用電設備帶來危害,輕則增加能耗,縮短設備使用壽命,重則造成用電事故,影響安全生產.電力系統中的諧波問題早在20世紀20年代就引起了人們的注意.近年來,產生諧波的設備類型及數量均已劇增,并將繼續增長,諧波造成的危害也日趨嚴重.該論文分析比較了傳統測量諧波裝置和基于FPGA的新型諧波測量儀器的特性.分析了基于FFT的諧波測量方法,綜述了可編程元器件的發展過程、主要工藝發展及目前的應用情況,并介紹了一種主流硬件描述語言Verilog HDL的語法及其具體應用.分析了高速數字信號系統的信號完整性問題,提出了使用FPGA實現的整合處理器解決高速數字系統信號完整性問題的方法,并比較分析了各種主流的整合處理器解決方案的優缺點.分析了使用實時操作系統進行復雜嵌入式系統軟件開發的優缺點,并在該系統軟件開發中成功移植應用了實時操作系統UCOSII,改造了該操作系統中內存管理方式.研究了使用FPGA實現FFT算法的優缺點,對比分析了主要硬件實現架構的性能和優缺點,提出了一種基于浮點數的FFT算法FPGA實現架構,詳細設計了基于浮點數的硬件乘法器和加法器.該設計架構運行穩定,計算速度快捷.并通過實際仿真驗證了該設計的正確性和優越性.最終通過以上工作設計實現了一種新型的基于FPGA的諧波測量儀,該儀器的變送單元和采樣單元通過實際型式試驗檢驗,符合設計要求.該儀器的FPGA單元通過系統仿真,符合設計要求.

    標簽: FPGA 諧波分析儀

    上傳時間: 2013-04-24

    上傳用戶:diertiantang

  • 用FPGA實現MPEG-2數字圖像傳輸流語義分析和協議解析功能

    本文首先分析數字圖像壓縮技術的實際應用情況,相關的DVB技術標準和測試標準ETR290,進而提出了一個可適用于實際工作環境的語義分析模型框架;并在FPGA開發環境ISE中按照這個語義分析模型框架構造了一個具體的VHDL模型;同時利用工具軟件Synplify和modelsim完成軟件功能和時序仿真;然后設計相應的硬件測試平臺來驗證模塊功能。針對數字圖像技術實際應用環境的特點,本文提出了一種構建在嵌入式硬件平臺上的分析模塊,可實時分析MPEG-2傳輸流語法。通過連接TCP/IP網絡可實現24小時/7天長時間工作。模塊化的設計,使其可以安裝于各種設備或實際應用環境中的各關鍵節點,通過網絡傳輸到統一的服務器;同時該模塊可設置成不同的硬件觸發模式,使之成為故障傳感器。因此,該模塊適用于工程開通、快速故障監測、長時間監控等。通過與市場上專業測試設備性能進行比較,在測試精確性方面不占優勢,但在達到一定數量級的測試精度后,其廉價、簡易和無需維護的特點將呈現巨大的優勢。

    標簽: FPGA MPEG 數字圖像 傳輸流

    上傳時間: 2013-04-24

    上傳用戶:源弋弋

  • 指紋識別算法的研究及基于FPGA的硬件實現

    隨著圖像處理和模式識別技術的進步,基于生物特征的識別技術成為蓬勃發展的高技術之一,根據IBG(InternationalBiometricGroup)組織對生物特征市場的統計和預測,該領域的收入的年增長率30-50%,到2008年,全球總收入將達到46.39億美元。而基于指紋特征的識別技術由于其獨特的可靠性,穩定性,方便快捷的特點,恰好符合了市場的需求。目前指紋識別技術是生物識別領域中應用最廣泛的識別技術,也是研究與應用的一個熱點。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核,可以將它嵌入FPGA內部,與用戶自定義邏輯結合構成一個基于FPGA的片上系統。與嵌入式硬核相比較,嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識別系統對速度的要求。 本文對指紋識別技術中各個環節的算法進行了較為深入的研究,結合NiosⅡ嵌入式處理器的特點,對算法進行了合理的選擇與優化,形成了一套完整的指紋識別算法,并提出了一種基于FPGA的指紋識別系統硬件設計方案。 論文的內容主要包括以下幾個方面: 1、對指紋圖像預處理、后處理和匹配算法進行了改進,提高了算法的性能;設計了一種適用于快速匹配的指紋特征數據結構;提出了一套基于特征點匹配的指紋識別算法。實驗結果表明該算法速度快、誤識率較低、可靠性較高,可以滿足實用的要求。 2、本著增加系統集成度、減小系統體積、提高便攜性、降低功耗和成本,同時提升系統的性能的原則,使用Altera公司提供的外圍設備IP核配合NiosⅡ處理器軟核搭建了一個單片嵌入式系統,然后以內嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片,外配片外RAM和Flash存儲器以及小鍵盤和LCD顯示屏等器件,設計了一個便攜式指紋識別系統,提出了一套基于FPGA的硬件設計方案。 3、利用NiosⅡ開發板對硬件設計方案進行了初步的驗證,實現了指紋采集芯片FPS200與FPGA的接口,并進行了算法的移植。 實驗結果表明本文所提出的系統設計方案是可行的。基于FPGA的自動指紋識別系統在速度、功耗、體積、擴展性方面有著獨特的優勢,具有廣闊的發展空間。最后提出了對這一設計繼續改進的思路和下一步研究的內容。

    標簽: FPGA 指紋識別 法的研究 硬件實現

    上傳時間: 2013-07-28

    上傳用戶:hxy200501

  • 音樂可控速度燈流電路設計

    通過駐極體話筒對音樂聲量進行采集后,把采集的信號進行放大整流濾波,并通過555構成的壓控振蕩器把音樂的聲量信號轉化成變化的振蕩頻率,即通過聲量的大小來產生相應頻率的振蕩信號,再經過二進制計數器對該振蕩輸出的脈沖進行計數輸出四種不同的狀態,通過二-四譯碼器對計數器輸出狀態進行譯碼產生相應的選通信號控制燈流接口電路 ,接口電路驅動一列信號指示燈,實現燈流速度隨音樂聲量大小而相應變化的效果。

    標簽: 速度 電路設計

    上傳時間: 2013-04-24

    上傳用戶:362279997

  • 基于ARM平臺的嵌入式流媒體播放技術的研究與應用

    隨著嵌入式系統以及流媒體技術的快速發展,基于嵌入式系統實現可視電話、視頻點播、視頻會議等功能已經成為當前的熱點研究領域。這樣的系統通常具有小型化、低功耗、低成本、穩定可靠、便于攜帶等特點。 本文旨在研究流媒體以及嵌入式系統的相關技術,基于ARM9處理器平臺實現一種基于嵌入式系統的流媒體播放器。該播放器的硬件平臺以32位高性能ARM9處理器為核心進行規劃,在此基礎上,采用嵌入式Linux操作系統、MPEG-4視頻解碼技術和流媒體網絡傳輸技術進行設計。 本文的主要貢獻體現在以下六個方面: l、分析嵌入式流媒體播放器的功能需求和技術特點,對嵌入式流媒體播放器的總體實現方案進行設計。 2、研究嵌入式Linux系統設計方法,基于ARM處理器平臺構建嵌入式Linux操作系統。這部分的工作包括嵌入式BootLoader的移植、Linux內核的配置與編譯以及根文件系統的創建。 3、研究MPEG-4視頻壓縮標準,基于ARM-Linux系統平臺移植MPEG-4視頻解碼器。 4、研究ARM體系結構以及基于ARM平臺的嵌入式軟件優化方法,對所移植的MPEG-4視頻解碼器進行平臺相關優化。 5、研究視頻通信中的錯誤隱藏技術,針對錯誤隱藏過程中傳統邊界匹配算法對邊緣匹配的局限性,提出了一種改進的基于時域與空域平滑性的邊界匹配算法。 6、研究流媒體網絡傳輸的相關技術協議,基于RTSP/RTP/RTCP協議實現了一個基本的MPEG-4視頻流實時傳輸系統。

    標簽: ARM 嵌入式 流媒體 播放

    上傳時間: 2013-05-16

    上傳用戶:a937518043

  • 高速FIR數字濾波器在FPGA上的實現

    常用的實時數字信號處理的器件有可編程的數字信號處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)等。在工程實踐中,往往要求對信號處理要有高速性、實時性和靈活性,而已有的一些軟件和硬件實現方式則難以同時達到這幾方面的要求。隨著可編程邏輯器件和EDA技術的發展,使用FPGA來實現數字信號處理,既具有實時性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實現高速數字信號處理,突破了并行處理、流水級數的限制,有效地利用了片上資源,加上反復的可編程能力,越來越受到國內外從事數字信號處理的研究者所青睞。 FIR數字濾波器以其良好的線性特性被廣泛使用,屬于數字信號處理的基本模塊之一。本論文對基于FPGA的FIR數字濾波器實現進行了研究,所做的主要工作如下: 1.介紹了FIR數字濾波器的基本理論和FPGA的基本概況,以及FPGA設計流程、設計指導原則和常用的設計指導思想與技巧。 2.以FIR數字濾波器的基本理論為依據,使用分布式算法為濾波器的硬件實現算法,并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點,采用優化分布式算法的多塊查找表方式使得硬件規模極大的減小。 3.設計出一個192階的FIR濾波器實例。其系統要求為:定點16位輸入、定點12位系數、定點16位輸出,采樣率為75MHz。設計用Quartus II軟件進行仿真,并將其仿真結果與Matlab仿真結果進行對比分析。 仿真結果表明,本論文設計的濾波器硬件規模較小,采樣率達到了75MHz。同時只要將查找表進行相應的改動,就能分別實現低通、高通、帶通FIR濾波器,體現了設計的靈活性。

    標簽: FPGA FIR 數字濾波器

    上傳時間: 2013-06-06

    上傳用戶:June

  • 基于FPGA的JPEG壓縮系統設計與實現

    對弓網故障的檢測在列車提速的今天顯得尤其重要,原始故障圖像數據量的巨大使實時存儲和傳輸故障圖像極其困難。JPEG作為一種低復雜度、高壓縮比的圖像壓縮標準在多媒體、網絡傳輸等領域得到廣泛的應用。和相同圖像質量的其它常用文件格式(如GIF,TIFF,PCX)相比,JPEG是目前靜態圖像中壓縮比最高的。 FPGA以其設計靈活、高速的卓越特性,逐漸成為許多應用中首先器件,尤其是與Verilog和VHDL等語言的結合,大大變革了電子系統的設計方法,加速了系統的設計進程。 本文旨在研究并實現一種實時采集并對特定幀進行壓縮傳輸的方法。通過采用可編程邏輯器件FPGA來實現整個采集、顯示、壓縮和傳輸,使系統具有可定制、高速度等優點。 本文首先介紹了開發硬件可編程邏輯門陣列FPGA及其開發語言Veridlog,并介紹了FPGA的設計方法及開發流程;接著介紹了PAL制視頻采集的相關知識及設計,其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計;隨后介紹了JPEG標準,并根據故障檢測的特點,設計了針對灰度圖像壓縮的JPEG編碼器,設計中先分別對組成JPEG編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數的差分脈沖編碼模塊、交流系數的游程編碼模塊、哈夫曼編碼模塊及打包模塊進行了仿真測試,然后再對整個JPEG編碼器進行了測試;最后設計了單幀視頻的SRAM緩存,并將緩存的源圖像采用本文設計的JPEG編碼器進行壓縮,再設計一個僅包含發送功能的UART 將壓縮后的碼流傳輸到PC機,在PC機上通過將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實現了整個采集壓縮系統,同時也進一步驗證了本文設計的灰度圖像JPEG編碼器的正確性。相信本文無論是對弓網故障的圖像檢測,還是對于JPEG編碼器的芯片設計都有一定的參考價值。

    標簽: FPGA JPEG 壓縮系統

    上傳時間: 2013-04-24

    上傳用戶:cuiqiang

  • 高速PCB板的電源布線設計

    高速PCB板的電源布線設計:本文分析討論了高速PCB板上由于高頻信號干擾和走線寬度的減小而產生的電源噪聲和壓降,并提出了高速PCB的電源模型,采用電源總線網絡布線,選取合適的濾波電容。等問題。

    標簽: PCB 電源 布線設計

    上傳時間: 2013-07-22

    上傳用戶:王者A

  • 高清視頻編解碼系統控制模塊設計

    在航空航天,遙感測量,安全防衛以及家用影視娛樂等領域,要求能及時保存高清晰度的視頻信號供后期分析、處理、研究和欣賞。因此,研究一套處理速度快,性能可靠,使用方便,符合行業相關規范的高清視頻編解碼系統是十分必要的。 本文首先介紹了高清視頻的發展歷史。并就當前相關領域的發展闡述了高清視頻編解碼系統的設計思路,提出了可行的系統設計方案。基于H.264的高清視頻編碼系統對處理器的要求非常高,一般的DSP和通用處理器難以達到性能要求。本系統選擇富士通公司最新的專用視頻編解碼芯片MB86H51,實時編解碼分辨率達到1080p的高清視頻。芯片具有壓縮率高,功耗低,體積小等優點。系統的控制設備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負責視頻輸入輸出,碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機交互的控制器,向系統使用者提供操作界面,并與主控FPGA相連。方案實現了高清視頻的輸入,實時編碼和碼流存儲輸出等功能于一體,能夠編碼1080p的高清視頻并存儲在硬盤中。系統開發的工作難點在于FPGA的程序設計與調試工作。其次,詳細介紹了FPGA在系統中的功能實現,使用的方法和程序設計。使用VHDL語言編程實現I2C總線接口和接口控制功能,利用stratix系列FPGA內置的M4K快速存儲單元實現128K的命令存儲ROM,并對設計元件模塊化,方便今后的功能擴展。編程實現了PIO模式的硬盤讀寫和SDRAM接口控制功能,實現高速的數據存儲功能。利用時序狀態機編程實現主芯片編解碼控制功能,完成編解碼命令的發送和狀態讀取,并對設計思路,調試結果和FPGA資源使用情況進行分析。著重介紹設計中用到的最新芯片及其工作方式,分析設計過程中使用的最新技術和方法。有很強的實用價值。最后,論文對系統就不同的使用情況提出了可供改進的方案,并對與高清視頻相關的關鍵技術作了分析和展望。

    標簽: 高清視頻 編解碼 系統控制 模塊設計

    上傳時間: 2013-07-26

    上傳用戶:shanml

  • 基于FPGA的高速FIR數字濾波器設計

    本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算;另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明:本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。

    標簽: FPGA FIR 數字 濾波器設計

    上傳時間: 2013-07-15

    上傳用戶:lanwei

主站蜘蛛池模板: 文化| 朔州市| 安陆市| 鄂托克前旗| 潼南县| 顺平县| 海丰县| 静乐县| 高密市| 芮城县| 扶余县| 金堂县| 台州市| 千阳县| 汶上县| 太保市| 南昌市| 从化市| 仪征市| 浦城县| 炎陵县| 石屏县| 玉山县| 越西县| 石城县| 临沂市| 德惠市| 山西省| 绥阳县| 郁南县| 西城区| 马山县| 苍溪县| 福州市| 苗栗市| 天峨县| 扎兰屯市| 集贤县| 垦利县| 永年县| 杭州市|