本書以FPGA/CPLD設計流程為主線，闡述了如何合理地利用ISE設計平臺集成的各種設計工具，高效地完成FPGA/CPLD的設計方法與技巧。全書在介紹FPGA/CPLD概念和設計流程的基礎上，依次論述了工程管理與設計輸入、仿真、綜合、約束、實現與布局布線、配置調試等主要設計步驟在ISE集成環(huán)境中的實現方法與技巧。
本書立足于工程實踐，結合作者多年工作經驗，選用大量典型實例，并配有一定數量的練習題。本書配套光盤收錄了所有實例的完整工程目錄、源代碼、詳細操作步驟和使用說明，利于讀者邊學邊練，提高實際應用能力。
本書可作為高等院校通信工程、電子工程、計算機、微電子與半導體學等專業(yè)的教材，也可作為硬件工程師和IC工程師的實用工具書。
標簽：
Xilinx-ISE
FPGA
CPLD
71.7
上傳時間：
2013-06-24
上傳用戶：gut1234567
