卷積碼是無(wú)線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點(diǎn)，被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長(zhǎng)度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素，在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測(cè)試通過(guò)。本文的主要工作如下： 1.對(duì)輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式，對(duì)歐氏距離的計(jì)算方法進(jìn)行了簡(jiǎn)化，以便于用硬件電路方式實(shí)現(xiàn)。 2.對(duì)ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式，和全并行的設(shè)計(jì)相比，在滿足譯碼速度的同時(shí)，節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲(chǔ)器的組織方式，簡(jiǎn)化了控制模塊的邏輯電路，優(yōu)化了系統(tǒng)的時(shí)序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個(gè)仿真平臺(tái)，采用Modelsim仿真器對(duì)設(shè)計(jì)進(jìn)行了功能仿真，結(jié)果完全正確。同時(shí)提出了一種在被測(cè)設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法，巧妙地利用了Matlab算法仿真程序的輸出結(jié)果，提高了追蹤錯(cuò)誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過(guò)測(cè)試，最大運(yùn)行時(shí)鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對(duì)譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較，比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。
標(biāo)簽： Viterbi FPGA 軟判決 譯碼器
上傳時(shí)間： 2013-07-23
上傳用戶：葉山豪
/*--------- 8051內(nèi)核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序狀態(tài)字寄存器 sbit CY = PSW^7; //進(jìn)位標(biāo)志位 sbit AC = PSW^6; //輔助進(jìn)位標(biāo)志位 sbit F0 = PSW^5; //用戶標(biāo)志位0 sbit RS1 = PSW^4; //工作寄存器組選擇控制位 sbit RS0 = PSW^3; //工作寄存器組選擇控制位 sbit OV = PSW^2; //溢出標(biāo)志位 sbit F1 = PSW^1; //用戶標(biāo)志位1 sbit P = PSW^0; //奇偶標(biāo)志位 sfr SP = 0x81; //堆棧指針寄存器 sfr DPL = 0x82; //數(shù)據(jù)指針0低字節(jié) sfr DPH = 0x83; //數(shù)據(jù)指針0高字節(jié) /*------------ 系統(tǒng)管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //電源控制寄存器 sfr AUXR = 0x8E; //輔助寄存器 sfr AUXR1 = 0xA2; //輔助寄存器1 sfr WAKE_CLKO = 0x8F; //時(shí)鐘輸出和喚醒控制寄存器 sfr CLK_DIV = 0x97; //時(shí)鐘分頻控制寄存器 sfr BUS_SPEED = 0xA1; //總線速度控制寄存器 /*----------- 中斷控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中斷允許寄存器 sbit EA = IE^7; //總中斷允許位 sbit ELVD = IE^6; //低電壓檢測(cè)中斷控制位 8051
上傳時(shí)間： 2013-10-30
上傳用戶：yxgi5
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-11-06
上傳用戶：smallfish
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-10-13
上傳用戶：lml1234lml
* 高斯列主元素消去法求解矩陣方程AX=B,其中A是N*N的矩陣,B是N*M矩陣 * 輸入: n----方陣A的行數(shù) * a----矩陣A * m----矩陣B的列數(shù) * b----矩陣B * 輸出: det----矩陣A的行列式值 * a----A消元后的上三角矩陣 * b----矩陣方程的解X
上傳時(shí)間： 2015-07-26
上傳用戶：xauthu
基于MCS-51單片機(jī)的數(shù)字鐘設(shè)計(jì) [摘要] III [ABSTRACT] IV 引言 1 1緒論 2 1.1 集成電路 2 1.2 主要技術(shù)的背景 2 1.2.1 發(fā)展歷史 2 1.2.2 現(xiàn)狀 3 1.2.3 發(fā)展趨勢(shì) 3 2器件簡(jiǎn)介 4 2.1 LED顯示器 4 2.1.1 LED顯示器的結(jié)構(gòu) 4 2.1.2 LED的接線形式 5 2.2 AT89C52簡(jiǎn)介 5 2.2.1 AT89C52主要性能參數(shù)： 5 2.2.2 AT89C52單片機(jī)的功能特性概述： 6 2.3 DS1302芯片 9 2.3.1 DS1302的性能特性： 9 2.3.2 DS1302數(shù)據(jù)操作原理 10 2.4 74LS164－八位移位寄存器 14 2.4.1 74LS64簡(jiǎn)介 14 2.4.2 74LS164邏輯介紹： 15 3硬件電路 17 3.1 線路的設(shè)計(jì) 17 3.1.1 電源轉(zhuǎn)換模塊 18 3.1.2 主控制模塊 18 3.1.3 顯示模塊 19 3.1.4 鍵盤(pán)接口設(shè)計(jì) 20 3.2 電路圖的繪制 20 3.3 電路板的焊接 20 3.4 打開(kāi)電源前應(yīng)注意的問(wèn)題 20 4軟件設(shè)計(jì)部分 21 4.1 陽(yáng)歷程序的設(shè)計(jì) 21 4.2 時(shí)間調(diào)整程序設(shè)計(jì) 21 4.3 陰歷程序設(shè)計(jì) 23 5調(diào)試 28 6小結(jié) 29 7致謝 30 8參考文獻(xiàn) 31 9附錄 32
標(biāo)簽： ABSTRACT MCS 1.1 1.2
上傳時(shí)間： 2015-10-17
上傳用戶：xuan‘nian
完成一個(gè)FIR數(shù)字濾波器的設(shè)計(jì)。要求： 1、 基于直接型和分布式兩種算法。 2、 輸入數(shù)據(jù)寬度為8位，輸出數(shù)據(jù)寬度為16位。 3、 濾波器的階數(shù)為16階，抽頭系數(shù)分別為h[0]=h[15]=0000，h[1]=h[14]=0065，h[2]=h[13]=018F，h[3]=h[12]=035A，h[4]=h[11]=0579，h[5]=h[10]=078E，h[6]=h[9]=0935，h[7]=h[8]=0A1F。
標(biāo)簽： FIR 8位 數(shù)字濾波器 分布式
上傳時(shí)間： 2013-11-28
上傳用戶：duoshen1989
對(duì)于給定的一組進(jìn)程，采用優(yōu)先級(jí)加時(shí)間片輪轉(zhuǎn)法進(jìn)行調(diào)度。設(shè)有一個(gè)就緒隊(duì)列，就緒進(jìn)程按優(yōu)先數(shù)（優(yōu)先數(shù)范圍0－100）由小到大排列（優(yōu)先數(shù)越小，級(jí)別越高）。當(dāng)某一進(jìn)程運(yùn)行完一個(gè)時(shí)間片后，其優(yōu)先級(jí)應(yīng)下調(diào)（如優(yōu)先數(shù)加3），試對(duì)如下給定的一組進(jìn)程給出其調(diào)度順序。每當(dāng)結(jié)束一進(jìn)程時(shí)要給出當(dāng)前系統(tǒng)的狀態(tài)（即顯示就緒隊(duì)列）。這里，進(jìn)程可用進(jìn)程控制塊（PCB）表示為如右表所示。 進(jìn)程名 A B C D E F G H J K L M 到達(dá)時(shí)間 0 1 2 3 6 8 12 12 12 18 25 25 服務(wù)時(shí)間 6 4 10 5 1 2 5 10 4 3 15 8
標(biāo)簽： 進(jìn)程
上傳時(shí)間： 2014-01-13
上傳用戶：chfanjiang
學(xué)生選修課程管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn) 目 錄 一、需求分析 2 1.1系統(tǒng)簡(jiǎn)要分析 2 1.2 應(yīng)用需求分析 2 二、概要設(shè)計(jì) 4 2.1業(yè)務(wù)流分析 4 2.2數(shù)據(jù)流分析 4 2.3程序數(shù)據(jù)流程分析及流程設(shè)計(jì) 4 2.4數(shù)據(jù)字典 7 2.5系統(tǒng)數(shù)據(jù)模型設(shè)計(jì) 8 2.5.1 E-R圖 8 2.5.2數(shù)據(jù)庫(kù)建表 9 三、詳細(xì)設(shè)計(jì) 11 3.1登陸模塊的設(shè)計(jì)與功能實(shí)現(xiàn)：界面設(shè)計(jì)如下： 11 3.2系統(tǒng)管理 11 3.2.1系統(tǒng)管理菜單 11 3.2.2用戶管理窗口 12 3.3管理員操作 12 3.4學(xué)生信息界面設(shè)計(jì)與功能實(shí)現(xiàn) 13 3.5課程信息界面設(shè)計(jì)與功能的設(shè)計(jì) 17 3.6選課界面設(shè)計(jì)與功能實(shí)現(xiàn) 18 四、調(diào)試分析和小結(jié) 20 五、參考文獻(xiàn) 23
上傳時(shí)間： 2016-08-08
上傳用戶：edisonfather
flash 鍵盤(pán)音效取自win2000系統(tǒng)ding.wav，經(jīng)過(guò)CoolEdit處理成音階，在Flash中導(dǎo)入在相應(yīng)按鈕上。 沒(méi)有難度，就是耐心一點(diǎn)，成績(jī)不錯(cuò)哦！ 對(duì)應(yīng)表： 低音G-a #G-w A-s #A-e B-d 中音C-f #C-t D-g #D-y E-h F-j #F-i G-k #G-o A-l #A-p B- 高音C-1 D-2 E-3 F-4 G-5 A-6 B-7 C(high)-8 #C-c #D-v #F-b #G-n #A-m
上傳時(shí)間： 2014-02-06
上傳用戶：ljmwh2000
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
