有編號分別為 0，1，2，3，4 的五本書，準備分給 A, B, C, D, E 五個人，每個人閱讀興趣用一個二維數組加以描述,輸出所有分書方案，讓人人皆大歡喜。
標簽： 分
上傳時間： 2016-10-22
上傳用戶：hongmo
第1節 引 言…… …… …… ……… 1 1.1 數字搶答器概述……………………………………………………………1 1.2 設計任務與要求……………………………………………………………1 1.3 系統主要功能………………………………………………………………2 第2節 搶答器硬件設計……………………………………………………………4 2.1 搶答器總體方框圖……………………………………………………… 4 2.2 單元電路設計…………………………………………………………… 4 2.3 搶答器原理……………………………………………………………… 8 第3節 系統軟件設計…………………………………………………………… 9 3.1 系統主程序設計………………………………………………………… 9 3.2 中斷服務程序設計………………………………………………………10 第4節 結束語……………………………………………………………………11 參考文獻 ………………………………………………………………………12 附錄 ……………………………………………………………………………13
上傳時間： 2017-02-02
上傳用戶：qq521
HT1621為128（32×4）段LCD驅動器。它可設置為1/2或1/3偏置且通過S/W配置設置為2，3或4個共用的LCD驅動器。這使得HT1621適于多LCD應用。LCD驅動時鐘從系統時鐘內產生，一般為256KHZ。
上傳時間： 2017-02-10
上傳用戶：yuzsu
將魔王的語言抽象為人類的語言：魔王語言由以下兩種規則由人的語言逐步抽象上去的：α-〉β1β2β3…βm ；θδ1δ2…-〉θδnθδn-1…θδ1 設大寫字母表示魔王的語言，小寫字母表示人的語言B-〉tAdA，A-〉sae，eg：B(ehnxgz)B解釋為tsaedsaeezegexenehetsaedsae對應的話是：“天上一只鵝地上一只鵝鵝追鵝趕鵝下鵝蛋鵝恨鵝天上一只鵝地上一只鵝”。(t-天d-地s-上a-一只e-鵝z-追g-趕x-下n-蛋h-恨)
上傳時間： 2013-12-19
上傳用戶：aix008
【問題描述】 在一個N*N的點陣中，如N=4,你現在站在（1，1），出口在（4，4）。你可以通過上、下、左、右四種移動方法，在迷宮內行走，但是同一個位置不可以訪問兩次，亦不可以越界。表格最上面的一行加黑數字A[1..4]分別表示迷宮第I列中需要訪問并僅可以訪問的格子數。右邊一行加下劃線數字B[1..4]則表示迷宮第I行需要訪問并僅可以訪問的格子數。如圖中帶括號紅色數字就是一條符合條件的路線。 給定N，A[1..N] B[1..N]。輸出一條符合條件的路線，若無解，輸出NO ANSWER。（使用U，D，L，R分別表示上、下、左、右。） 2 2 1 2 （4，4） 1 （2，3） （3，3） （4，3） 3 （1，2） （2，2） 2 （1，1） 1 【輸入格式】 第一行是數m (n < 6 )。第二行有n個數，表示a[1]..a[n]。第三行有n個數，表示b[1]..b[n]。 【輸出格式】 僅有一行。若有解則輸出一條可行路線，否則輸出“NO ANSWER”。
標簽： 點陣
上傳時間： 2014-06-21
上傳用戶：llandlu
圖書館管理信息系統分析與設計 【論文摘要】 1 【關鍵字】 1 1. 選題背景 3 1.1. 課題背景、意義和來源以及系統工具介紹 3 1.1.1. 課題背景及意義 3 1.1.2. 課題的來源 3 1.1.3. 系統工具介紹 3 1.2. 國內外發展概況 4 1.3. 研究內容及須解決的關鍵問題 4 1.3.1. 研究內容 4 1.3.2. 需要解決的關鍵問題 4 2. 圖書館管理信息系統解決方案 5 2.1. 方案內容 5 2.2. 方案論證 5 2.2.1. 方案的選擇 5 2.2.2. 方案的技術實現 6 3. 系統總體設計 7 3.1. 系統總體設計 7 3.2. 系統總體功能圖 8 3.3. 數據庫設計 8 3.3.1. 數據庫的選擇 8 3.3.2. 數據庫設計 9 3.3.4. 數據庫關系圖 10 4. 圖書館管理信息系統的實現過程 11 4.1. 系統結構 11 4.2. 登錄系統界面的設計 12 4.3. 信息服務子系統的設計 12 4.4. 管理和維護子系統的設計 15 5. 開發過程遇到的問題及解決方法 20 6. 結束語 21 參考文獻 21
上傳時間： 2013-12-28
上傳用戶：zhyiroy
已知系統函數為H(z)=1/[(1-0.2z^-1)(1-0.3z^-1)(1+0.4z^-1)]。試用長除法求h(n)的6點輸出。 答案：clc;clear all;b=1;a=poly([0.2,0.3,-0.4]);x=deconv([1,zeros(1,6+4-1-1)],a)
上傳時間： 2017-10-21
上傳用戶：zhouhua
PCIe規范各版本合集，包括PCI_Express_Base 1.0a、2.0、2.1、3.0、4.0、5.0 六個版本
標簽： pcie
上傳時間： 2021-10-24
上傳用戶：
ADS8329 Verilog fpga 驅動源碼，2.7V 至 5.5V 16 位 1MSPS 串行模數轉換器 ADC芯片ADS8329數據采集的verilog代碼，已經用在工程中，可以做為你的設計參考。( input clock, input timer_clk_r, input reset, output reg sample_over, output reg ad_convn, input ad_eocn, output reg ad_csn, output reg ad_clk, input ad_dout, output reg ad_din, output reg [15:0] ad_data_lock);reg [15:0] ad_data_old;reg [15:0] ad_data_new; reg [19:0] ad_data_temp; reg [15:0] ad_data;reg [4:0] ad_data_cnt;reg [4:0] ad_spi_cnt; reg [5:0] time_dly_cnt; parameter [3:0] state_mac_IDLE = 0, state_mac_0 = 1, state_mac_1 = 2, state_mac_2 = 3, state_mac_3 = 4, state_mac_4 = 5, state_mac_5 = 6, state_mac_6 = 7, state_mac_7 = 8, state_mac_8 = 9, state_mac_9 = 10, state_mac_10 = 11, state_mac_11 = 12, state_mac_12 = 13, state_mac_13 = 14, state_mac_14 = 15; reg [3:0] state_curr;reg [3:0] state_next;
上傳時間： 2022-01-30
上傳用戶：1208020161
1.1 數字信號處理技術概述 1.2 FPGA技術 1.2.1 按顆粒度分類 1.2.2 按技術分類 1.2.3 FPL的基準 1.3 DSP的技術要求 1.4 設計實現 1.4.1 FPGA的結構 1.4.2 Altera EP4CE115F29C7 1.4.3 案例研究：頻率合成器 1.4.4 用知識產權內核進行設計 1.5 練習第2章 計算機算法 2.1 計算機算法概述 2.2 數字表示法 2.2.1 定點數 2.2.2 非傳統定點數 2.2.3 浮點數 2.3 二進制加法器 2.3.1 流水線加法器 2.3.2 模加法器 2.4 二進制乘法器 2.5 二進制除法器 2.5.1 線性收斂的除法算法 2.5.2 快速除法器的設計 2.5.3 陣列除法器 2.6 定點算法的實現 2.7 浮點算法的實現 2.7.1 定點數到浮點數的格式轉換 2.7.2 浮點數到定點數的格式轉換 2.7.3 浮點數乘法 2.7.4 浮點數加法 2.7.5 浮點數除法 2.7.6 浮點數倒數 2.7.7 浮點操作集成 2.7.8 浮點數合成結果 2.8 MAC與SOP 2.8.1 分布式算法基礎 2.8.2 有符號的DA系統 2.8.3 改進的DA解決方案 2.9 利用CORDIC計算特殊函數 2.10 用MAC調用計算特殊函數 2.10.1 切比雪夫逼近 2.10.2 三角函數的逼近 2.10.3 指數函數和對數函數的逼近 2.10.4 平方根函數的逼近 2.11 快速幅度逼近 練習第3章 FIR數字濾波器 3.1 數字濾波器概述 3.2 FIR理論 3.2.1 具有轉置結構的FIR濾波器 3.2.2 FIR濾波器的對稱性……第4章 IIR數字濾波器第5章 多級信號處理第6章 傅立葉變換第7章 通信系統第8章 自適應系統第9章 微處理器設計**0章 圖像和視頻處理
上傳時間： 2022-06-11
上傳用戶：
