本程式為並列flash ROM之控制程式, 可將flash rom的資料讀出後, 經過CPLD controller將圖檔轉成VESA影像訊號, 輸出至螢幕, 本程式已經過硬體驗證
標簽： flash controller CPLD VESA
上傳時間： 2013-11-28
上傳用戶：tedo811
2對4解多工可以用來擴充至4對8解多工經硬體驗證過可用
標簽：
上傳時間： 2016-08-20
上傳用戶：ZJX5201314
鍵盤掃描ｖｅｒｉｌｏｇ硬體驗證可以將開發版鍵盤功能使用
標簽： 鍵盤
上傳時間： 2013-12-24
上傳用戶：
探討 IP TV客戶體驗感覺Q o E的計算標準，完整版全文文獻。
標簽： IP
上傳時間： 2014-01-09
上傳用戶：253189838
LabView串口初體驗,內容包括串口讀,串口寫,串口通訊等程序
標簽： LabView 串口 串口通訊 程序
上傳時間： 2017-07-15
上傳用戶：417313137
主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1． 在 OrCAD Capture 中設計好線路圖。2． 然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3． 把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。
標簽： cadence allegro
上傳時間： 2022-04-28
上傳用戶：kingwide
MSP430 USART 實驗程序 利用IAR Embedded Workbench開發軟體
標簽： Workbench Embedded USART MSP
上傳時間： 2013-11-27
上傳用戶：釣鰲牧馬
上傳時間： 2015-07-12
上傳用戶：lanjisu111
針對通訊中的dsb系統做硬體模擬的實現與驗證希忘的大家有一定的幫助謝謝
標簽： dsb 系統 模 家
上傳時間： 2016-11-11
上傳用戶：fanboynet
實習目的 本實驗將練習如何運用 DSP EVM 產生弦波。使學生能夠加深瞭解 TMS320C6701 EVM 發展系統的基本操作，及一些周邊的運作。 藉由產生弦波的實驗，學習如何使用硬體及軟體。在軟體部份，使 用 Code Composer Studio（CCS） ，包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯器（debugger） 。在硬體部份包括TMS320C67 的 浮點 DSP 和在 EVM 板子上的類比晶片。
標簽： EVM C6701 320C 6701
上傳時間： 2016-05-05
上傳用戶：sclyutian
蟲蟲下載站版權所有 京ICP備2021023401號-1
