確保產(chǎn)品之制造性, R&D在設(shè)計階段必須遵循Layout相關(guān)規(guī)范, 以利制造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設(shè)計而重工之浪費. “PCB Layout Rule” Rev1.60 (發(fā)文字號： MT-8-2-0029)發(fā)文后, 尚有訂定不足之處, 經(jīng)補充修正成“PCB Layout Rule” Rev1.70. PCB Layout Rule Rev1.70, 規(guī)范內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)范”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)范”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)范”:為制造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)范”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時是偏移及置件不良的主因,故制造希望R&D及采購在購買異形零件時能顧慮制造的需求, 提高自動置件的比例. (5) “零件包裝建議規(guī)范”:,零件taping包裝時, taping的公差尺寸規(guī)范,以降低拋料率.
標(biāo)簽： PCB 華碩 設(shè)計規(guī)范
上傳時間： 2013-04-24
上傳用戶：vendy
使用Java語言有非常多的好處，如安全的對象引用、語言級支持多線程和跨平臺等特性。但是嵌入式系統(tǒng)中Java語言的應(yīng)用卻很少見，這是由于Java如下兩方面的不足： (1)Java虛擬機實現(xiàn)需要大量的硬件資源；(2)Java語言的運行時間不可預(yù)測。 為此，本論文將實現(xiàn)一個能夠應(yīng)用在低端FPGA器件的實時Java虛擬機。論文的主要創(chuàng)新點如下： 1．使用基于堆棧的RISC模型處理器實現(xiàn)CISC模型的JVM； 2．處理器微指令無任何相關(guān)性； 3．所設(shè)計的JVM能使Java程序擁有足夠的底層訪問能力。 論文的主要內(nèi)容和工作如下： 1．制定基于堆棧的RISC結(jié)構(gòu)處理器各級結(jié)構(gòu)。 2．設(shè)計簡潔高效的處理器微指令，并且微指令能夠滿足字節(jié)碼的需要。 3．制定Java字節(jié)碼到處理器代碼的轉(zhuǎn)換關(guān)系和快速轉(zhuǎn)換結(jié)構(gòu)。 4．設(shè)計中使用高速緩存，提高運行速度。 5．優(yōu)化堆棧的硬件結(jié)構(gòu)，使得出棧入棧操作更加簡潔快速。 6．設(shè)計一系列的本地方法，使得Java程序能夠直接訪問底層資源。 7．將Java類庫使用本地方法實現(xiàn)。 8．自定義程序在內(nèi)存中的結(jié)構(gòu)，并使用裝載工具實現(xiàn)。 9．制定處理外圍數(shù)據(jù)處理機制，如IO和內(nèi)存接口10．制定中斷處理方式，并且實現(xiàn)軟中斷的機制。
上傳時間： 2013-06-11
上傳用戶：417313137
單端反激開關(guān)電源變壓器設(shè)計:單端反激開關(guān)電源的變壓器實質(zhì)上是一個耦合電感，它要承擔(dān)著儲能、變壓、傳遞能量等工作。下面對工作于連續(xù)模式和斷續(xù)模式的單端反激變換器的變壓器設(shè)計進行了總結(jié)。1、已知的
標(biāo)簽： 單端 反激開關(guān)電源 變壓器設(shè)計
上傳時間： 2013-04-24
上傳用戶：xjz632
Quartus II 軟件5.0在高密度FPGA設(shè)計上具有性能和效率領(lǐng)先優(yōu)勢。此版本首次展示了業(yè)內(nèi)編譯增強技術(shù)以及多種新的高密度設(shè)計高效特性。 Quartus II軟件5.0的新特性和增強功能包括： 編譯和時序逼近的增強特性 編譯增強特性縮短近70％編譯時間 編譯增強特性使設(shè)計人員能夠根據(jù)綜合和適配的需要，將設(shè)計劃分為物理和邏輯分區(qū)，在特定設(shè)計分區(qū)上實施物理綜合等高級優(yōu)化技術(shù)，保持其他模塊性能不變，從而提高時序逼近效率。SignalTap? II 嵌入式邏輯分析儀也可以采用該技術(shù)加速實現(xiàn)驗證迭代。 時
標(biāo)簽： QuartusII
上傳時間： 2013-06-06
上傳用戶：dapangxie
msp430 開發(fā)板電路圖參考個人覺得還可以額
上傳時間： 2013-04-24
上傳用戶：wkchong
將客戶原始文件轉(zhuǎn)換為GERBER文件是電路板廠的制前工程師必定的程序，但如何保證轉(zhuǎn)換后的GERBER文件與客戶的設(shè)計意圖一致？如果轉(zhuǎn)換的GERBER文件錯了，不論您怎么處理，做出來的PCB仍然是錯誤的。所以，在轉(zhuǎn)換GERBER這一步驟絕對不允許出錯，否則以后的工作就會不僅僅是白費工夫，并且是吃力不討好。 作為PCB的設(shè)計人員，是否常常被PCB制板廠投訴自己提供的資料無法正常打開？作為PCB制板廠的CAM人員是否又常常因為客戶提供的資料不統(tǒng)一而延誤產(chǎn)品的加工進度呢？ 這到底是誰惹得禍？原來在PCB行業(yè)中有眾多EDA軟件，并且是互不兼容，導(dǎo)致PCB制板廠的CAM人員無法辨認客戶提供的資料是何種軟件設(shè)計的；為了避免類似的情況出現(xiàn)，故必須將各種CAD格式的文件轉(zhuǎn)換成一種統(tǒng)一的格式，那就是GERBER格式。 本教材收錄了PCB行業(yè)中最常用的CAD軟件（如：PowerPCB、Protel v2.5、Protel 99SE、AutoCAD2004）進行詳盡解說轉(zhuǎn)換GERBER的步驟及注意事項。隨著軟件版本不斷更新，編者于2006年應(yīng)網(wǎng)友要求，增加PADS2005 sp2、Protel DXP、Allegro 15.2、P-CAD2004等CAD軟件轉(zhuǎn)換GERBER的步驟及注意事項。
標(biāo)簽： GERBER CAD 軟件 轉(zhuǎn)換
上傳時間： 2013-04-24
上傳用戶：sowhat
PADS基礎(chǔ)入門視頻教程 1、PADS Layout的目標(biāo)嵌入.avi 2、創(chuàng)建PCB封裝.avi 3、創(chuàng)建管腳封裝.avi 4、導(dǎo)線的連接.avi 5、繪制圖形.avi 6、基本元器件的放置.avi 7、建立覆銅的外邊框.avi 8、手動布線.avi 9、手工布局.avi 10、縮放操作.avi 11、顏色參數(shù)設(shè)置.avi 12、在多板向?qū)е薪⒍喟屙椖康姆椒?avi
上傳時間： 2013-06-29
上傳用戶：han0097
本文對基于FPGA的遠程視頻傳輸系統(tǒng)進行了研究。主要內(nèi)容如下： (1)在系統(tǒng)發(fā)送端將數(shù)據(jù)采集等邏輯控制和圖像壓縮集成在一片F(xiàn)PGA上，此方案減小了系統(tǒng)體積，提高了系統(tǒng)的集成度。 (2)系統(tǒng)圖像壓縮部分基于FPGA的二維小波變換的設(shè)計與實現(xiàn)，選用5/3整數(shù)提升小波，提升過程采用折疊結(jié)構(gòu)可以節(jié)省系統(tǒng)的資源。采用FPGA實現(xiàn)小波變換與使用DSP處理器的“DSP+ASIC”方案相比，具有速度快，數(shù)據(jù)寬度可任意設(shè)置的特點，并且VHDL語言具有可移植性的特點，具有更強的通用性。 (3)數(shù)據(jù)采集時采用乒乓操作存儲輪流向兩片外部存儲器存、取采集的圖像數(shù)據(jù)，能夠保證圖像整幀采集和穩(wěn)定連續(xù)的數(shù)據(jù)壓縮和數(shù)據(jù)傳輸，節(jié)約緩存空間，提高了速度，優(yōu)于單存儲器的方法。
標(biāo)簽： FPGA 遠程視頻 傳輸系統(tǒng)
上傳時間： 2013-06-01
上傳用戶：superhand
在3G移動通信網(wǎng)絡(luò)建設(shè)中，如何實現(xiàn)密集城區(qū)的無線網(wǎng)絡(luò)覆蓋是目前基站的發(fā)展方向。目前網(wǎng)絡(luò)覆蓋理念的核心思想就把傳統(tǒng)宏基站的基帶處理和射頻部分分離，分成基帶處理單元和射頻拉遠單元兩個設(shè)備，這樣既節(jié)省空間、降低設(shè)置成本，又提高了組網(wǎng)效率。本文研究的數(shù)字收發(fā)機用于WCDMA基站系統(tǒng)的射頻拉遠單元中，實現(xiàn)移動通信網(wǎng)中射頻信號的傳輸工作。 數(shù)字收發(fā)機主要由射頻處理部分、模數(shù)/數(shù)模轉(zhuǎn)換部分、數(shù)字上下變頻處理部分、接口轉(zhuǎn)換以及數(shù)字光模塊組成。本文研究的重點是數(shù)字上下變頻處理部分。設(shè)計采用軟件無線電的架構(gòu)和FPGA技術(shù)，所設(shè)計的數(shù)字上下變頻部分可以在不修改硬件電路的基礎(chǔ)上只需修改軟件部分的參數(shù)則可實現(xiàn)多種頻率的變頻處理，極大地降低了開發(fā)成本，且縮短了開發(fā)周期。 根據(jù)系統(tǒng)設(shè)計的設(shè)計要求，以及現(xiàn)有芯片使用情況比較，本文選用Altera公司的：FPGA芯片，應(yīng)用公司提供的Dspbuilder作為系統(tǒng)級的開發(fā)工具，應(yīng)用Quartus Ⅱ作為綜合、布局布線工具實現(xiàn)數(shù)字上下變頻處理部分設(shè)計。 本文的主要研究工作包括以下幾個部分： (1)對數(shù)字收發(fā)機的整體結(jié)構(gòu)進行分析研究，確定數(shù)字收發(fā)機的實現(xiàn)結(jié)構(gòu)和各個部分的功能； (2)通過對數(shù)字上下變頻的相關(guān)理論的研究，分析出數(shù)字上下變頻的結(jié)構(gòu)、實現(xiàn)方法及性能； (3)通過對數(shù)控振蕩器、CIC濾波器、FIR濾波器進行理論研究、內(nèi)部實現(xiàn)結(jié)構(gòu)以及性能分析，得出具體的參數(shù)和仿真實現(xiàn)結(jié)構(gòu)； (4)使用FPGA中的IP核技術(shù)來實現(xiàn)數(shù)字上下變頻，利用Matlab中Dspbuilder提供的IP核分別進行NCO、CIC、FIR的仿真工作；并得出數(shù)字上下變頻的總體仿真實現(xiàn)結(jié)果； (5)對高速收發(fā)通道進行了研究和設(shè)計，根據(jù)系統(tǒng)的要求給出了數(shù)據(jù)幀結(jié)構(gòu)，并采用Altera的第三代FPGA產(chǎn)品Stratix Ⅱ GX系列芯片實現(xiàn)了數(shù)字收發(fā)機的信號的串并/并串的接口轉(zhuǎn)換。為后續(xù)繼續(xù)研究工作奠定基礎(chǔ)。
標(biāo)簽： FPGA 數(shù)字 收發(fā)機 信號處理
上傳時間： 2013-06-21
上傳用戶：zhuo0008
Mega128+Epm240(或570)開發(fā)板，原理圖+PCB公開
上傳時間： 2013-07-18
上傳用戶：ljthhhhhh123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<abbr id="qi28g"></abbr>