亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

74系列

  • Blackfin系列DSP原理與系統設計

    bf系列開發必備資料

    標簽： Blackfin DSP 系統設計

    上傳時間： 2014-12-28

    上傳用戶：穿著衣服的大衛

  • 賽靈思spartan6系列FPGA片內資源設計指導

    賽靈思spartan6系列FPGA片內資源設計指導

    標簽： spartan6 FPGA 賽靈思 資源

    上傳時間： 2013-10-28

    上傳用戶：hahayou

  • Arria V系列 FPGA芯片白皮書（英文）

    　　Arria V系列 FPGA芯片基本描述 　　（1）28nm FPGA，在成本、功耗和性能上達到均衡； 　　（2）包括低功耗6G和10G串行收發器； 　　（3）總功耗比6G Arria II FPGA低40%； 　　（4）豐富的硬核IP模塊，提高了集成度 　　（5）目前市場上支持10.3125Gbps收發器技術、功耗最低的中端FPGA。

    標簽： Arria FPGA V系列 芯片

    上傳時間： 2013-10-26

    上傳用戶：wsq921779565

  • 全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析

        全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個子系列芯片的介紹表，如下表1所示： 　　表1 全新Xilinx FPGA 7系列子系列介紹表 　　(1) Artix-7 FPGA系列——業界最低功耗和最低成本 　　通過表1我們不難得出以下結論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級中，功耗和性能平衡得非常好。

    標簽： Xilinx FPGA 賽靈思 系列芯片

    上傳時間： 2013-10-27

    上傳用戶：comer1123

  • xilinx公司的7系列FPGA應用指南

       本文是關于 xilinx公司的7系列FPGA應用指南。 xilinx公司的7系列FPGA包括3個子系列，Artix-7、 Kintex-7和Virtex-7。本資料就是對這3各系列芯片的介紹。    下表是xilinx公司的7系列FPGA芯片容量對比表

    標簽： xilinx FPGA 應用指南

    上傳時間： 2013-11-19

    上傳用戶：31633073

  • 賽靈思ZYNQ-7000EPP系列開辟新型器件先河

    賽靈思ZYNQ-7000EPP系列開辟新型器件先河

    標簽： ZYNQ 7000 EPP 賽靈思

    上傳時間： 2013-10-22

    上傳用戶：eastgan

  • 賽靈思如何讓7系列FPGA的功耗減半

    賽靈思采用專為 FPGA 定制的芯片制造工藝和創新型統一架構，讓 7 系列 FPGA 的功耗較前一代器件降低一半以上。

    標簽： FPGA 賽靈思 功耗 減

    上傳時間： 2013-11-18

    上傳用戶：liaofamous

  • 降低賽靈思28nm 7系列FPGA的功耗

    本白皮書介紹了有關賽靈思 28 nm 7 系列 FPGA 功耗的幾個方面，其中包括臺積電 28nm高介電層金屬閘 (HKMG) 高性能低功耗（28nm HPL 或 28 HPL）工藝的選擇。

    標簽： FPGA 28 nm 賽靈思

    上傳時間： 2013-10-27

    上傳用戶：giraffe

  • WP245 - 使用Virtex-5系列FPGA獲得更高系統性能

    Virtex™-5 器件包括基于第二代高級硅片組合模塊 (ASMBL™) 列架構的多平臺 FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設計的若干新型架構元件，Virtex-5 器件達到了比以往更高的系統性能水平。

    標簽： Virtex FPGA 245 WP

    上傳時間： 2013-10-29

    上傳用戶：long14578

  • XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

    XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    標簽： XAPP FPGA Bank 520

    上傳時間： 2013-11-19

    上傳用戶：yyyyyyyyyy

主站蜘蛛池模板： 庄浪县| 兰考县| 镇安县| 唐山市| 望江县| 洪雅县| 桑日县| 蕲春县| 太康县| 新河县| 昆山市| 睢宁县| 唐河县| 海城市| 前郭尔| 军事| 沂源县| 阜新| 韶山市| 贡觉县| 长寿区| 志丹县| 洛浦县| 平舆县| 南岸区| 汝城县| 东乡族自治县| 鄱阳县| 汨罗市| 内江市| 开平市| 棋牌| 宝丰县| 永定县| 永胜县| 滨海县| 剑河县| 勃利县| 叙永县| 大足县| 秭归县|