熟悉A/D轉(zhuǎn)換 軟件思路：選擇RAO做為模擬輸入通道； 連續(xù)轉(zhuǎn)換4次再求平均值做為轉(zhuǎn)換結(jié)果 最后結(jié)構(gòu)只取低8位 結(jié)果送數(shù)碼管的低3位顯示
標(biāo)簽： 轉(zhuǎn)換 RAO 8位 模擬輸入
上傳時(shí)間： 2014-01-21
上傳用戶：eclipse
verilog RISC8 cpu CORE 8位RISC CPU 內(nèi)核源碼（VERILOG 版）
標(biāo)簽： verilog VERILOG RISC8 CORE
上傳時(shí)間： 2017-02-18
上傳用戶：363186
此模塊用于"PS/2接口的鼠標(biāo)或鍵盤"與"具有外部讀寫的8位并口單片機(jī)"雙向通信模塊. Verilog HDL語言編寫,在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7128SLC84-10芯片中通過. 文件中有詳細(xì)的注解. 此模塊具有對(duì)于PS/2時(shí)鐘和數(shù)據(jù)線的濾波功能,這樣減少外部干擾，保證通信的可靠性！
標(biāo)簽： Verilog Quartus EPM7 8.1
上傳時(shí)間： 2017-02-20
上傳用戶：集美慧
最高8位帶符號(hào)的加法器的核心代碼在masm上調(diào)試通過。
上傳時(shí)間： 2017-02-21
上傳用戶：BOBOniu
夏宇聞8位RISC_CPU的完整代碼+TESTBENCH（已調(diào)試） modelsim工程文件，包括書中所測(cè)試的三個(gè)程序和相關(guān)數(shù)據(jù)，絕對(duì)可用~所有信號(hào)名均遵從原書。在論壇中沒有找到testbench的，只有一個(gè)mcu的代碼，但很多和書中的是不一樣的，自己改了下下~`````大家多多支持啊~`我覺得書中也還是有些不盡如人意的地方，如clk_gen.v中clk2,clk4是沒有用的，assign clk1=~clk再用clk1的negedge clk1來觸發(fā)各個(gè)module也是不太好的，會(huì)使時(shí)序惡化，綜合時(shí)很可能會(huì)setup vio的，所以覺得直接用clk的上升沿來觸發(fā)各個(gè)module比較好
標(biāo)簽： TESTBENCH RISC_CPU modelsim 8位
上傳時(shí)間： 2014-01-08
上傳用戶：ippler8
該文介紹一種利用單片機(jī)實(shí)現(xiàn)的電子密碼鎖控制電路方案 ,該方案較為簡(jiǎn)單、可靠 ,而且密碼設(shè)置很 靈活 ,可以在1～8位范圍內(nèi)任意設(shè)置密碼位數(shù)。適當(dāng)?shù)倪M(jìn)行前向通道和后向通道的擴(kuò)展 ,可以使該設(shè)備兼做 房間濕度、溫度等的房間空氣參數(shù)的采集處理器或者火災(zāi)報(bào)警器等。
標(biāo)簽： 方案 用單片機(jī) 控制電路 密碼設(shè)置
上傳時(shí)間： 2013-12-26
上傳用戶：妄想演繹師
一個(gè)8位微處理器的VHDL代碼以及testbench
標(biāo)簽： testbench VHDL 8位微處理器 代碼
上傳時(shí)間： 2014-01-22
上傳用戶：123456wh
富士通微控制器8位MCU各項(xiàng)功能的應(yīng)用實(shí)例源代碼，包括I2C通信，PPG timer，AD轉(zhuǎn)換，Reload timer等等的C語言例程。
上傳時(shí)間： 2014-11-29
上傳用戶：363186
數(shù)控切割控制系統(tǒng),需要DLPORTIO,通過控制8位的并口的電位高低來4路控制數(shù)控切割機(jī)
標(biāo)簽： DLPORTIO 控制 數(shù)控切割 控制系統(tǒng)
上傳時(shí)間： 2017-03-17
上傳用戶：ruixue198909
這個(gè)程序?qū)崿F(xiàn)的功能是在300*200 8位顯示模式下讀取圖片并通過改變其顯示位置從而實(shí)現(xiàn)匯編下的動(dòng)畫的功能
上傳時(shí)間： 2017-03-22
上傳用戶：ynsnjs
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
