數字音頻實驗測試工程，程序演示了通過I2C 總線對 TLV320AIC23 芯片的控制，各種音頻環路，多種采樣頻率，DMA 音頻采集和輸出等 測試。程序中有詳盡的說明。TLV320AIC23 的控制HDL模塊Freedev_aic23 的7 號 寄存器提供了讀和寫兩個端口，分別連接到數字音頻芯片的AD 和DA 通道，每次可 讀出和寫入一個32 位寬的數據，分別是16 位左聲道和16 位右聲道的采樣值。每 次數據就是一次采樣的結果。如果是48K 采樣率，那么每個數據時間間隔就是 1/48000。在這個工程基礎上可以輸出我們的特殊處理的數據，如正弦波數據，就 可以輸出（LOUT）正弦波信號。
上傳時間： 2015-12-14
上傳用戶：bruce5996
在微型計算機系統中, CPU與外部的基本通信方式有兩種,一種是并行通信即數據的各位同 時傳送,其優點是傳輸速度較快,但數據有多少位就需要多少條傳送線 而串行通信中數據一位一位順序傳 送,能節省傳送線. 用Verilog HDL語言實現了串并、并串通信接口之間的轉換
上傳時間： 2013-12-24
上傳用戶：aysyzxzm
FPGA與單片機接口，用Verilog hdl寫的，仿真波形正確。
上傳時間： 2015-12-22
上傳用戶：稀世之寶039
TFormDesigner allows you move and resize any control on your form. You need not prepare your form to use TFormDesigner. Just place TFormDesigner into your form, set Active property to True and enjoy!
標簽： form your TFormDesigner control
上傳時間： 2014-01-09
上傳用戶：cuiyashuo
摘 要：以上海地區的出租車計費器為例，利用Verilog HDL語言設計了出租車計費器，使其具有時間 顯示、計費以及模擬出租車啟動、停止、復位等功能，并設置了動態掃描電路顯示車費和對應時間，顯示 了硬件描述語言Verilog—HDL設計數字邏輯電路的優越性。源程序經MAX+PLUS Ⅱ軟件調試、優 化，下載到EPF1OK10TC144—3芯片中，可應用于實際的出租車收費系統。 關鍵詞：Verilog HDL；電子自動化設計；硬件描述語言；MAX+PLUSⅡ
上傳時間： 2014-12-06
上傳用戶：bakdesec
《C++Builder數據庫開發實用教程》光盤使用說明: 一、本光盤包括如下文件： (1)Forms.rar,這是本書要做的工程的可重用窗體文件。 (2)Band4.rar,這是本書所做的窗體應用程序的全部代碼。 (3)cert.rar,這是測試證書制作包。 (4)Addition.rar,這是控制掃描設備的DLL文件。 (5)Exam.rar,這是移植后的Active Form工程。 (6)ExamSite.rar,這是部署后的工程。 (7)SampleBMPs.rar,五幅BMP圖片，供學習中使用。 (8)VFWForBCB.rar,這是附錄五“VFW視頻實時捕獲技術”的工程文件。 (9)ssqyScore.rar,C++Builder 6 + Access數據庫開發的軟件《浙江師范大學信息學院研究生成績管理系統》的源代碼，
上傳時間： 2016-01-05
上傳用戶：1051290259
員工培訓系統 首先確認您的機器上已經安裝了VC6.0以上版本，要編譯生成可執行文件，需打開后綴名為dsw的文件，系統會默認用VC打開，然后選擇Build菜單下的Set Active Configuration選項，選擇Project Configuration為Win32 Release，然后編譯項目，得到可執行文件。連接數據庫請參照第2章的方法，在ODBC數據源內添加Microsoft Access數據庫train.mdb，并將數據源名設定為train即可實現數據庫和應用程序的正常連接，程序才能正常實現數據庫的訪問。另外，如果用戶自己編寫了.chm的幫助文檔只要和可執行文件放在同一個目錄下就可以了。 用戶要修改程序源碼可以選擇相應的.h和.cpp文件，本實例使用的命名規則基本是：DIALOG_***** 為管理對話框資源， *****Info為數據輸入窗口資源， *****Set為結果集對應的類
上傳時間： 2014-01-03
上傳用戶：luopoguixiong
在maxplusII平臺上開發的一個交通等內核，該文件中有多個版本，為實現交通燈的不同功能，同時后續版本也是對前面版本的修改與優化，基于verilog HDL語言
上傳時間： 2016-01-09
上傳用戶：yyyyyyyyyy
簡易數字頻率計，用Verilog HDL編寫的，基于Quartus II實現，結構清晰，功能較為全面，能滿足簡單的頻率測量要求
標簽： 數字頻率計
上傳時間： 2013-12-08
上傳用戶：15071087253
本程序對如何使用altera系列芯片片上ram進行實例演示，采用Verilog HDL語言編寫，并使用modelsim與quartus聯合進行功能仿真。本原碼是紅色邏輯開發板的試驗程序，值得一看。
上傳時間： 2016-01-17
上傳用戶：鳳臨西北
