隨著現代通信與信號處理技術的不斷發展，對于高速高精度AD轉換器的需求越來越大。但是，隨著集成電路工藝中電路特征線寬的不斷減小，在傳統單通道ADC框架下同時實現高速、高精度的數模轉換愈加困難。此時，時分交替ADC 作為...
標簽： ADC 時分 數字校準
上傳時間： 2013-07-08
上傳用戶：mylinden
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。
標簽： FPGA ADC 并行測試 方法研究
上傳時間： 2013-06-07
上傳用戶：gps6888
LM3S系列ADC例程：多種采樣觸發方式
標簽： LM3S ADC 采樣 觸發
上傳時間： 2013-05-29
上傳用戶：6546544
LM3S系列ADC例程：內置的溫度傳感器
標簽： LM3S ADC 內置 溫度傳感器
上傳時間： 2013-04-24
上傳用戶：qunquan
基于STM32F103移植最新固件庫3.5.0，包括常用外設如DAC,ADC,SPI,I2C,DMA,FSMC,TFT等，有詳細的中文注釋，在STM32F103ZET上調試通過，是完整的工程項目，可以完全移植到自己的項目上。
標簽： STM 32 固件
上傳時間： 2013-05-31
上傳用戶：sc965382896
freescale k40/k60 adc 例程
標簽： freescale adc 40 60
上傳時間： 2013-06-30
上傳用戶：zhaiye
freescale k40/k60 cortex m4 12bit dac 例程
標簽： freescale bit dac 40
上傳時間： 2013-05-23
上傳用戶：luominghua
freescale k40/k60 cortex m4 pdb-adc 例程
標簽： freescale pdb-adc 40 60
上傳用戶：xuan‘nian
STM32F4-Discovery ADC-Interleaved_DMAmode2 keil&iar例程
標簽： ADC-Interleaved_DMAmode Discovery STM 32
上傳用戶：朗朗乾坤
DSP的ADC原理，對軟硬件AD采樣精度有幫助
標簽： DSP ADC
上傳時間： 2013-06-18
上傳用戶：二驅蚊器
蟲蟲下載站版權所有 京ICP備2021023401號-1
